這周是小編過年後的第二個工作周,小編公眾號依然要更新一篇文章。目前暫定公眾號每周一更,主要精力集中在運行知識星球和數字後端培訓課程的定製編寫。今天分享一道年前小編自己命題,發布在知識星球上的作業題目,這道題目考察的知識點覆蓋整個數字後端實現implementation。
1. 模塊A和模塊B為兩個power domain,其他區域為TOP,TOP為Always ON;
2. CORE_CLK下的sink分布在模塊A,模塊B,各個SRAM時鐘端以及TOP區域,即模塊A,模塊B,TOP彼此是同步的;
3. 模塊A中的reg到介面處的邏輯級數特別長,約26級左右,即reg的output到模塊A的輸出端port的delay比較大,約為1.6ns;core_clk周期為2.5ns。
4. SRAM數量較多,每個memory pin的數量比較多,約500個;