降低電源紋波雜訊只需三步

4 人贊了文章

在應用電源模塊常見的問題中，降低負載端的紋波雜訊是大多數用戶都關心的。那麼模塊的紋波雜訊該如何降低？下文為大家從紋波雜訊的波形、測試方式、模塊設計及應用的角度出發，闡述幾種有效降低輸出紋波雜訊的方法。

一、電源的紋波與雜訊介紹

紋波和雜訊即：直流電源輸出上疊加的與電源開關頻率同頻的波動為紋波，高頻雜音為雜訊。具體如圖1所示，頻率較低且有規律的波動為紋波，尖峰部分為雜訊。

圖1

二、紋波雜訊的測試方法

對於中小微功率模塊電源的紋波雜訊測試，業內主要採用平行線測試法和靠接法兩種。其中，平行線測試法用於引腳間距相對較大的產品，靠測法用於模塊引腳間距小的產品。

但不管用平行線測試法還是靠測法，都需要限制示波器的帶寬為20MHz。具體如圖2和圖3所示。

圖2 平行線測試法

注1：C1為高頻電容，容量為1μF；C2為鉭電容，容量為10μF。

注2：兩平行銅箔帶之間的距離為2.5mm，兩平行銅箔帶的電壓降之和應小於輸出電壓的2%。

圖3靠測法

三、去除地線夾測試的區別

測試紋波雜訊需要把地線夾去掉，主要是由於示波器的地線夾會吸收各種高頻雜訊，不能真實反映電源的輸出紋波雜訊，影響測量結果。下面的圖4和圖5分別展示了對同一個產品，使用地線夾及取下地線夾測試的巨大差異。

圖4 使用地線夾測試-示波器垂直解析度200mv/div

圖5 去除地線夾測試-示波器垂直解析度50mv/div

四、設計上PCB布局的影響

好與壞的PCB布局，是設計上影響紋波雜訊的關鍵因素。差的PCB布局如圖6所示，變壓器輸出的地，直接通過過孔連到背部的地平面，地平面連接電源的輸出引腳。此布局在輸出5V/2A的負載下，實測電源尖峰達1.5V VP-P。變壓器上的雜訊沒有經過輸出的濾波電容直接通過了輸出引腳，導致紋波雜訊很大。

圖6 差的PCB布局

如圖7 所示是比較好的PCB布局，調整了變壓器的位置，將變壓器輸出地通過兩個電容後，再回到地平面和輸出引腳相連。實測在相同5V/2A輸出的負載下，雜訊已降到60mV VP-P，差別顯著。

圖7 好的PCB布局

五、輸出濾波電容的影響

輸出濾波電容的容值、ESR對模塊輸出的紋波雜訊也有直接影響。按圖8所示的P0505FLS-1W測試紋波雜訊。

外部不加外接電容，測試輸出的紋波雜訊，如圖9所示，約為52mV。同樣的輸入、負載條件下，電源的輸出端放置MLCC，實測電源輸出的紋波雜訊降到不到36mV。

圖8測試用圖

圖9 無外接電容

圖10 外加電容

實際應用時，電容除容量、ESR外，建議負載端的電容在回到電源之前，先彙集到輸出電容，經過電容濾波後，再回到電源，從而有效降低紋波雜訊對電路的影響。如圖11所示。

圖11 外部電容的位置

六、電感對紋波雜訊的影響

電感的感量及寄生電容對紋波雜訊的影響同樣顯著。一般地，感量大時對紋波抑制作用明顯，寄生電容小的電感對雜訊抑制效果好。以對紋波抑製為例，測試對電源輸出紋波的影響，測試圖如圖12所示。

圖12 測試電感濾波效果用例

根據圖12，我們先人為的把產品內部的濾波電感短路，只用電容濾波，測得紋波雜訊如圖13所示，紋波峰峰值約50mV。

圖13人為短路內部濾波電感的紋波雜訊圖

下一步，在電源外部增加一個LC電路，在相同輸入、負載條件下，重測紋波雜訊圖，如圖14所示，紋波已接近直線，非常小。

圖14 外加LC的紋波雜訊圖

七、非紋波的震蕩處理

前面介紹了紋波是與開關電源的工作頻率相關，但是還有另外一種震蕩是與負載的工作頻率相關的，如圖15所示。

圖15 負載工作周期大約1.1s

DC-DC電源模塊給MCU、晶振、WiFi模塊等電路同時供電，WIFI模塊會繼續周期性的掃描，掃描開啟時，電源模塊電流會增加，使得模塊輸出電壓瞬間會有一個下降；同理掃描關斷時，模塊輸出電壓會上升突變。

這種模塊輸出電壓的突變，並不是產品本身的紋波雜訊，而是由於負載電流的突變，釋放了電容電壓。減小這類紋波的最好辦法，是在負載前段增加π濾波器。

以上簡單從紋波雜訊的圖例、測試方法開始，描述從電源設計、外部電路應用出發，結合實際測試比較幾種降低紋波雜訊的方法。實際的工程應用中還需考慮電容、電感的負載效應、自激影響等，需再做深究。

如果在電源模塊選型中，選用低紋波雜訊的電源模塊，可省去外圍電路的搭建。致遠電子自主研發、生產的隔離電源模塊已有近20年的行業積累，打造自主電源IC，推出P系列全工況優選型DC-DC電源，結合合理的PCB設計以及測試規範，較傳統設計，紋波雜訊低至50mV，為用戶打造高可靠性供電環境。並且模塊滿載效率高達85%，輕載效率仍高至79%，保證全工況高效供電，有效降低電源溫升，最大程度保證用戶產品的可靠性，是板級直流供電的理想解決方案。