EMI/EMC設計秘籍

一、EMC工程師必須具備的八大技能

EMC工程師需要具備那些技能？從企業產品需要進行設計、整改認證的過程看，EMC工程師必須具備以下八大技能：

1、EMC的基本測試項目以及測試過程掌握；

2、產品對應EMC的標準掌握；

3、產品的EMC整改定位思路掌握；

4、產品的各種認證流程掌握；

5、產品的硬體硬體知識，對電路（主控、介面）了解；

6、EMC設計整改元器件（電容、磁珠、濾波器、電感、瞬態抑制器件等）使用掌握；

7、產品結構屏蔽設計技能掌握；

8、對EMC設計如何介入產品各個研發階段流程掌握。

二、EMC常用元件介紹

共模電感

由於EMC所面臨解決問題大多是共模干擾，因此共模電感也是我們常用的有力元件之一！這裡就給大家簡單介紹一下共模電感的原理以及使用情況。

共模電感是一個以鐵氧體為磁芯的共模干擾抑制器件，它由兩個尺寸相同，匝數相同的線圈對稱地繞制在同一個鐵氧體環形磁芯上，形成一個四端器件，要對於共模信號呈現出大電感具有抑制作用，而對於差模信號呈現出很小的漏電感幾乎不起作用。(原理是流過共模電流時磁環中的磁通相互疊加，從而具有相當大的電感量，對共模電流起到抑制作用，而當兩線圈流過差模電流時，磁環中的磁通相互抵消，幾乎沒有電感量，所以差模電流可以無衰減地通過。因此共模電感在平衡線路中能有效地抑制共模干擾信號，而對線路正常傳輸的差模信號無影響)。

共模電感在製作時應滿足以下要求：

1）繞制在線圈磁芯上的導線要相互絕緣，以保證在瞬時過電壓作用下線圈的匝間不發生擊穿短路。

2）當線圈流過瞬時大電流時，磁芯不要出現飽和。

3）線圈中的磁芯應與線圈絕緣，以防止在瞬時過電壓作用下兩者之間發生擊穿。

4）線圈應儘可能繞制單層，這樣做可減小線圈的寄生電容，增強線圈對瞬時過電壓的承受能力。

通常情況下，同時注意選擇所需濾波的頻段，共模阻抗越大越好，因此我們在選擇共模電感時需要看器件資料，主要根據阻抗頻率曲線選擇。另外選擇時注意考慮差模阻抗對信號的影響，主要關注差模阻抗，特別注意高速埠。

磁珠

在產品數字電路EMC設計過程中，我們常常會使用到磁珠，那麼磁珠濾波地原理以及如何使用呢？

鐵氧體材料是鐵鎂合金或鐵鎳合金，這種材料具有很高的導磁率，他可以是電感的線圈繞組之間在高頻高阻的情況下產生的電容最小。鐵氧體材料通常在高頻情況下應用，因為在低頻時他們主要呈電感特性，使得線上的損耗很小。在高頻情況下，他們主要呈電抗特性比並且隨頻率改變。實際應用中，鐵氧體材料是作為射頻電路的高頻衰減器使用的。實際上，鐵氧體較好的等效於電阻以及電感的並聯，低頻下電阻被電感短路，高頻下電感阻抗變得相當高，以至於電流全部通過電阻。鐵氧體是一個消耗裝置，高頻能量在上面轉化為熱能，這是由他的電阻特性決定的。

鐵氧體磁珠與普通的電感相比具有更好的高頻濾波特性。鐵氧體在高頻時呈現電阻性，相當於品質因數很低的電感器，所以能在相當寬的頻率範圍內保持較高的阻抗，從而提高高頻濾波效能。 在低頻段，阻抗由電感的感抗構成，低頻時R很小，磁芯的磁導率較高，因此電感量較大，L起主要作用，電磁干擾被反射而受到抑制；並且這時磁芯的損耗較小，整個器件是一個低損耗、高Q特性的電感，這種電感容易造成諧振因此在低頻段，有時可能出現使用鐵氧體磁珠後干擾增強的現象。 在高頻段，阻抗由電阻成分構成，隨著頻率升高，磁芯的磁導率降低，導致電感的電感量減小，感抗成分減小 但是，這時磁芯的損耗增加，電阻成分增加，導致總的阻抗增加，當高頻信號通過鐵氧體時，電磁干擾被吸收並轉換成熱能的形式耗散掉。

鐵氧體抑制元件廣泛應用於印製電路板、電源線和數據線上。如在印製板的電源線入口端加上鐵氧體抑制元件，就可以濾除高頻干擾。鐵氧體磁環或磁珠專用於抑制信號線、電源線上的高頻干擾和尖峰干擾，它也具有吸收靜電放電脈衝干擾的能力。

使用片式磁珠還是片式電感主要還在於實際應用場合。在諧振電路中需要使用片式電感。而需要消除不需要的EMI雜訊時，使用片式磁珠是最佳的選擇。 片式磁珠和片式電感的應用場合： 片式電感： 射頻（RF）和無線通訊，信息技術設備，雷達檢波器，汽車電子，蜂窩電話，尋呼機，音頻設備，PDAs（個人數字助理），無線遙控系統以及低壓供電模塊等。片式磁珠：時鐘發生電路，模擬電路和數字電路之間的濾波，I/O輸入/輸出內部連接器（比如串口，並口，鍵盤，滑鼠，長途電信，本地區域網），射頻（RF）電路和易受干擾的邏輯設備之間，供電電路中濾除高頻傳導干擾，計算機，印表機，錄像機（VCRS），電視系統和手提電話中的EMI雜訊抑止。

磁珠的單位是歐姆，因為磁珠的單位是按照它在某一頻率產生的阻抗來標稱的，阻抗的單位也是歐姆。磁珠的DATASHEET上一般會提供頻率和阻抗的特性曲線圖，一般以100MHz為標準，比如是在100MHz頻率的時候磁珠的阻抗相當於1000歐姆。針對我們所要濾波的頻段需要選取磁珠阻抗越大越好，通常情況下選取600歐姆阻抗以上的。

另外選擇磁珠時需要注意磁珠的通流量，一般需要降額80％處理，用在電源電路時要考慮直流阻抗對壓降影響。

濾波電容器

儘管從濾除高頻雜訊的角度看，電容的諧振是不希望的，但是電容的諧振並不是總是有害的。當要濾除的雜訊頻率確定時，可以通過調整電容的容量，使諧振點剛好落在騷擾頻率上。

在實際工程中，要濾除的電磁雜訊頻率往往高達數百MHz，甚至超過1GHz。對這樣高頻的電磁雜訊必須使用穿心電容才能有效地濾除。普通電容之所以不能有效地濾除高頻雜訊，是因為兩個原因，一個原因是電容引線電感造成電容諧振，對高頻信號呈現較大的阻抗，削弱了對高頻信號的旁路作用；另一個原因是導線之間的寄生電容使高頻信號發生耦合，降低了濾波效果。

穿心電容之所以能有效地濾除高頻雜訊，是因為穿心電容不僅沒有引線電感造成電容諧振頻率過低的問題，而且穿心電容可以直接安裝在金屬面板上，利用金屬面板起到高頻隔離的作用。但是在使用穿心電容時，要注意的問題是安裝問題。穿心電容最大的弱點是怕高溫和溫度衝擊，這在將穿心電容往金屬面板上焊接時造成很大困難。許多電容在焊接過程中發生損壞。特別是當需要將大量的穿心電容安裝在面板上時，只要有一個損壞，就很難修復，因為在將損壞的電容拆下時，會造成鄰近其它電容的損壞。

隨著電子設備複雜程度的提高，設備內部強弱電混合安裝、數字邏輯電路混合安裝的情況越來越多，電路模塊之間的相互騷擾成為嚴重的問題。解決這種電路模塊相互騷擾的方法之一是用金屬隔離艙將不同性質的電路隔離開。但是所有穿過隔離艙的導線要通過穿心電容，否則會造成隔離失效。當不同電路模塊之間有大量的聯線時，在隔離艙上安裝大量的穿心電容是十分困難的事情。為了解決這個問題，國外許多廠商開發了「濾波陣列板」，這是用特殊工藝事先將穿心電容焊接在一塊金屬板構成的器件，使用濾波陣列板能夠輕而易舉地解決大量導線穿過金屬面板的問題。但是這種濾波陣列板的價格往往較高，每針的價格約30元。

三、EMI/EMC設計經典85問

1、為什麼要對產品做電磁兼容設計？

答：滿足產品功能要求、減少調試時間，使產品滿足電磁兼容標準的要求，使產品不會對系統中的其它設備產生電磁干擾。

2、對產品做電磁兼容設計可以從哪幾個方面進行？

答：電路設計（包括器件選擇）、軟體設計、線路板設計、屏蔽結構、信號線/電源線濾波、電路的

接地方式設計。

3、在電磁兼容領域，為什麼總是用分貝（dB）的單位描述？

答：因為要描述的幅度和頻率範圍都很寬，在圖形上用對數坐標更容易表示，而dB 就是用對數表示

時的單位。

4、 關於EMC，我了解的不多，但是現在電路設計中數據傳輸的速率越來越快，我在製做PCB板的時候，也遇到了一些PCB的EMC問題，但是覺得太潛。我想好好在這方面學習學習，並不是隨大流，大家學什麼我就學什麼，是自己真的覺得EMC在今後的電路設計中的重要性越來越大，就像我在前面說的，自己了解不深，不知道怎麼入手，想問問，要在EMC方面做的比較出色，需要有哪些基礎知識，應該學習哪些基礎課程。如何學習才是一條比較好的道路，我知道任何一門學問學好都不容易，也不曾想過短期內把他搞通，只是希望給點建議，盡量少走一些彎路。

答：關於EMC需要首先了解一下EMC方面的標準，如EN55022(GB9254)，EN55024，以及簡單測試原理，另外需要了解EMI元器件的使用，如電容，磁珠，差模電感，共模電感等，在PCB層面需要了解PCB的布局、層疊結構、高速布線對EMC的影響以及一些規則。還有一點就是對出現EMC問題需要掌握一些分析與解決思路。這些今後是作為一個硬體人員必須掌握的基本知識！

5、我是一個剛涉足PCB設計的新手，我想向您請教一下，要想做好PCB設計我應該多多掌握哪方面的知識?另外，在PCB設計中遇到的關於安規方面的知識一般在哪裡能找到?盼望您的指點，不勝感激!

答：對於PCB設計應該掌握：

(1、熟悉與掌握相關PCB設計軟體，如POWERPCB/CANDENCE等；

(2、了解熟悉所設計產品的具體架構，同時熟悉原理圖電路知識，包含數字與模擬知識；

(3、掌握PCB加工流程、工藝、可維護加工要求；

(4、掌握PCB板高速信號完整性、電磁兼容(emi與ems）、SI、PI模擬設計等相關的知識；

(5、如果相關工作涉及射頻，還需掌握射頻知識；

(6、對於PCB設計地的安規知識主要看GB4943或UL60950，一般的絕緣間距要求通過查表可以得到！

6、電磁兼容設計基本原則

答：電子線路設計準則電子線路設計者往往只考慮產品的功能，而沒有將功能和電磁兼容性綜合考慮，因此產品在完成其功能的同時，也產生了大量的功能性騷擾及其它騷擾。而且，不能滿足敏感度要求。電子線路的電磁兼容性設計應從以下幾方面考慮：

元件選擇在大多數情況下，電路的基本元件滿足電磁特性的程度將決定著功能單元和最後的設備滿足電磁兼容性的程度。選擇合適的電磁元件的主要準則包括帶外特性和電路裝配技術。因為是否能實現電磁兼容性往往是由遠離基頻的元件響應特性來決定的。而在許多情況下，電路裝配又決定著帶外響應（例如引線長度）和不同電路元件之間互相耦合的程度。具體規則是：

⑴在高頻時，和引線型電容器相比，應優先進用引線電感小的穿心電容器或支座電容器來濾波。

⑵在必須使用引線式電容時，應考慮引線電感對濾波效率的影響。

⑶鋁電解電容器可能發生幾微秒的暫時性介質擊穿，因而在紋波很大或有瞬變電壓的電路里，應該使用固體電容器。

⑷使用寄生電感和電容量小的電阻器。片狀電阻器可用於超高頻段。

⑸大電感寄生電容大，為了提高低頻部分的插損，不要使用單節濾波器，而應該使用若干小電感組成的多節濾波器。

⑹使用磁芯電感要注意飽和特性，特別要注意高電平脈衝會降低磁芯電感的電感量和在濾波器電路中的插損。

⑺盡量使用屏蔽的繼電器並使屏蔽殼體接地。

⑻選用有效地屏蔽、隔離的輸入變壓器。

⑼用于敏感電路的電源變壓器應該有靜電屏蔽，屏蔽殼體和變壓器殼體都應接地。

⑽設備內部的互連信號線必須使用屏蔽線，以防它們之間的騷擾耦合。

⑾為使每個屏蔽體都與各自的插針相連，應選用插針足夠多的插頭座。

7、方波脈衝驅動電感感測器的問題

答：1、信號測試過程中，盡量在屏蔽環境下進行，如果不便的話，至少要屏蔽感測器和前級。

2、測試過程中盡量使用差分探頭，或至少要儘可能減短探頭的接地線長度。這樣能減少測試誤差。 3、你的電路實際工作頻率並不太高，可以通過布線減少振鈴。為了雜訊特性更好，應當考慮共模信號的抑制問題，必要時插入共扼電抗器，同時注意整個工作環境中的開關電源雜訊，以及避免電源耦合。

4、如果感測器允許，可以使用電流放大模式，這有利於提高速度，降低雜訊。模擬開關盡量放到前置放大器之後，儘管多了一路前放，但性能提高不少，而且降低調試難度。

5、如果十分介意波形，考慮額外的頻率補償。如果僅僅是數字檢測，則應當降低工作頻率。總而言之，能低頻則低頻，能隔直則隔直。

6、注意AD轉換前的抗混疊濾波，以及軟體濾波，提高數據穩定性。

8、GPS電磁干擾現象表現：尤其是GPS應用在PMP這種產品，功能是MP4、MP3、FM調頻+GPS導航功能的手持車載兩用的GPS終端產品，一定得有一個內置GPS Antenna，這樣GPS Antenna與GPS終端產品上的MCU、SDROM、晶振等元器件很容易產生EMI/EMC電磁干擾，致使GPS Antenna的收星能力下降很多，幾乎沒辦法正常定位。採取什麼樣的辦法可以解決這樣的EMI/EMC電磁干擾？

答：可以在上面加上ESD Filter，既有防靜電又能抗電磁干擾。我們的手機客戶帶GPS功能的就用的這個方法。做這些的廠家有泰克（瑞侃），佳邦，韓國ICT等等很多。

9、板子上幾乎所有的重要信號線都設計成差分線對，目的在增強信號抗干擾能力.那俺一直有很多困惑的地方: 1.是否差分信號只定義在模擬信號或數字信號或都有定義? 2.在實際的線路圖中差分線對上的網羅如濾波器，應如何分析其頻率響應，是否還是與分析一般的二埠網羅的方法一樣? 3.差分線對上承載的差分信號如何轉換成一般的信號? 差分線對上的信號波形是怎樣的，相互之間的關係如何?

答：1，差分信號只是使用兩根信號線傳輸一路信號，依靠信號間電壓差進行判決的電路，既可以是模擬信號，也可以是數字信號。實際的信號都是模擬信號，數字信號只是模擬信號用門限電平量化後的取樣結果。因此差分信號對於數字和模擬信號都可以定義。2，差分信號的頻率響應，這個問題好。實際差分埠是一個四埠網路，它存在差模和共模兩種分析方式。如下圖所示。在分析頻率響應的時候，要分別添加同極性的共模掃頻源和互為反極性的差模掃頻源。而相應端需要相應設置共模電壓測試點Vcm＝（V1＋V2）/2， 和差模電壓測試點Vdm=V1-V2。網路上有很多關於差分信號阻抗計算和原理的文章，可以詳細了解一下。

3，差分信號通常進入差分驅動電路，放大後得到差分信號。最簡單的就是差分共射鏡像放大器電路了，這個在一般的模擬電路教材都有介紹。下圖是某差分放大器件的spice電路圖和輸出信號波形，一般需要他們完全反相，有足夠的電壓差大於差模電壓門限。當然信號不可避免有共模成分，所以差分放大器一個很重要的指標就是共模抑制比Kcmr=Adm/Acm。

10、我為單位的直流磁鋼電機設計了一塊調速電路，電源端以用0.33uf+夏普電視機電感+0.33uf後不理想，後用4隻電感串在PCB板電源端，但在30~50MHz之間超了12db，該如何處理？

答：通常來講，LC或PI型濾波電路比單一的電容濾波或電感濾波效果要好。您所謂的電源端以用0.33uf+夏普電視機電感+0.33uf後不理想不知道是什麼意思？是輻射超標嗎？在什麼頻段？我猜測直流磁鋼電機供電迴路中，反饋雜訊幅度大，頻率較低，需要感值大一點的電感濾波，同時採用多級電容濾波，效果會好一些。

11、最近正想搞個0—150 MHZ，增益不小於80 DB的寬頻放大器，!請問在EMC方面應該注意什麼問題呢?

答1：寬頻放大器設計時特別要注意低雜訊問題，比如要電源供給必須足夠穩定等。

答2：1. 注意輸入和輸出的阻抗匹配問題，比如共基輸入射極輸出等

2. 各級的退偶問題，包括高頻和低頻紋波等

3. 深度負反饋，以及防止自激振蕩和環回自激等

4. 帶通濾波器的設計問題

答3：實在不好回答，看不到實際的設計，一切建議還是老生常談：注意EMC的三要素，注意傳導和輻射路徑，注意電源分配和地彈雜訊。150MHz是模擬信號帶寬，數字信號的上升沿多快呢？如果轉折頻率也在150MHz以下，個人認為，傳導耦合，電源平面輻射將是主要考慮的因素，先做好電源的分配，分割和去耦電路吧。80dB，增益夠高的，做好前極小信號及其參考電源和地的隔離保護，盡量降低這個部分的電源阻抗。

12、求教小功率直流永磁電機設計中EMC的方法和事項。生產了一款90W的直流永磁電機(110~120V，轉速2000/分鐘)EMC一直超標，生產後先把16槽改24槽，有做了軸絕緣，未能達標!現在又要設計生產125W的電機，如何處理？

答：直流永磁電機設計中EMC問題，主要由於電機轉動中產生反電動勢和換相時引起的打火。具體分析，可以使用RMxpert來設計優化電機參數，Maxwell2D來模擬EMI實際輻射。

13、是否可用阻抗邊界（Impedance）方式設定？或者用類似的分層阻抗 RLC阻抗？又或者使用designer設計電路和hfss協同作業？

答：集中電阻可以用RLC邊界實現；如果是薄膜電阻，可以用面阻抗或阻抗編輯實現。

14、我現在在對外殼有一圈金屬裝飾件的機器做靜電測試，測試中遇到：接觸放電4k時32k晶振沒問題，空氣放電8k停振的問題，如何處理？

答：有金屬的話，空氣放電和接觸放電效果差不多，建議你在金屬支架上噴絕緣漆試試。

15、我們現在測量PCB電磁輻射很麻煩，採用的是頻譜儀加自製的近場探頭，先不說精度的問題，光是遇到大電壓的點都很頭疼，生怕頻譜儀受損。不知能否通過模擬的方法解決。

答：首先，EMI的測試包括近場探頭和遠場的輻射測試，任何模擬工具都不可能替代實際的測試；其次，Ansoft的PCB單板雜訊和輻射模擬工具SIwave和任意三維結構的高頻結構模擬器HFSS分別可以模擬單板和系統的近場和遠場輻射，以及在有限屏蔽環境下的EMI輻射。 模擬的有效性，取決於你對自己設計的EMI問題的考慮以及相應的軟體設置。例如：單板上差模還是共模輻射，電流源還是電壓源輻射等等。就我們的一些實踐和經驗，絕大多數的EMI問題都可以通過模擬分析解決，而且與實際測試比較，效果非常好。

16、聽說Ansoft的EMC工具一般模擬1GHz以上頻率的，我們板上頻率最高的時鐘線是主晶元到SDRAM的只有133MHz，其餘大部分的頻率都是KHz級別的。我們主要用Hyperlynx做的SI/PI設計，操作比較簡單，但是現在整板的EMC依舊超標，影響畫面質量。另外，你們的工具和Mentor PADS有介面嗎？

答：Ansoft的工具可以模擬從直流到幾十GHz以上頻率的信號，只是相對其它工具而言，1GHz以上的有損傳輸線模型更加精確。據我所知，HyperLynx主要是做SI和crosstalk的模擬，以及一點單根信號線的EMI輻射分析，目前還沒有PI分析的功能。影響單板的EMC的原因很多，解決信號完整性和串擾只是解決EMC的其中一方面，電源平面的雜訊，去耦策略，屏蔽方式，電流分布路徑等都會影響到EMC指標。這些都可以再ansoft的SIwave工具中，通過模擬進行考察。補充說明，ansoft的工具與Mentor PADS有介面。

17、請說明一下什麼時候用分割底層來減少干擾，什麼時候用地層分區來減少干擾。

答：分割底層，我還沒聽說過，什麼意思？是否能舉個例子。 地層分割，主要是為了提高干擾源和被干擾體之間的隔離度，如數模之間的隔離。當然分割也會帶來諸如跨分割等信號完整性問題，利用ansoft的SIwave可以方便的檢查任意點之間的隔離度。當然提高隔離度，還有其它辦法，分層、去耦、單點連接、都是辦法，具體應用的效果可以用軟體模擬。

18、電容跨接兩個不同的電源銅箔分區用作高頻信號的迴流路徑，眾所周知電容隔直流通交流，頻率越高電流越流暢，我的疑惑是現今接入PCB中的電平大都是經過慮除交流的，那麼如前所述電容通過的是什麼呢?"交流的信號"嗎?

答1：這個問題很有點玄妙，沒見過很服人的解釋。對於交流，理想的是，電源和地「短路」，然而實際上其間的阻抗不可能真的是 0 歐。你說的電容，容量不能太大，以體現出「低頻一點接地，高頻多點接地」這一原則。這大概就是該電容的存在價值。經常遇到這樣的情況：2個各自帶有電源的部件連接後，產生了莫名其妙的干擾，用個瓷片電容跨在2個電源間，干擾就沒了。

答2：該電容是用來做穩壓和EMI用的，通過的是交流信號。「現今接入PCB中的電平大都是經過慮除交流的」的確如此，不過別忘了，數字電路本身就會產生交流信號而對電源造成干擾，當大量的開關管同時作用時，對電源造成的波動是非常大的。不過在實際中，這種電容主要是起到輔助的作用，用來提高系統的性能，其它地方設計的好的話，完全可以不要。

答3：交流即是變化的。對於所謂的直流電平，比如電源來說，由於布線存在阻抗，當他的負載發生變化，對電源的需求就會變化，或大或小。這種情況下，「串聯」的布線阻抗就會產生或大或小的壓降。於是，直流電源上就有了交流的信號。這個信號的頻率與負責變化的頻率有關。電容的作用在於，就近存儲一定的電荷能量，讓這種變化所需要的能量可以直接從電容處獲得。近似地，電容（這時可以看成電源啦）和負載之間好像就有了一條交流迴路。電容起到交流迴路的作用，大致就是這樣的吧……

19、公司新做了一款手機，在做3C認證時有一項輻射指標沒過，頻率為50-60M，超過了5dB，應該是充電器引起的，就加了幾個電容，其它的沒有，電容有1uF，100uF的。請問有沒有什麼好的解決方案（不改充電器只更改手機電路）。在手機板的充電器的輸入端加電容能解決嗎？

答1：電容大的加大，小的改小，串個BIT，不過是電池導致的可能性不是很大。

答2：你將變頻電感的外殼進行對地短接和屏蔽試試。

20、PCB設計如何避免高頻干擾？

答：避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces(並聯線圈)在模擬信號旁邊。還要注意數字地對模擬地的雜訊干擾。

21、PCB設計中如何解決高速布線與EMI的衝突？

答：因EMI所加的電阻電容或ferrite bead(磁珠)， 不能造成信號的一些電氣特性不符合規範。所以， 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題，如高速信號走內層。 最後才用電阻電容或ferrite bead的方式， 以降低對信號的傷害。

22、若干PCB組成系統，各板之間的地線應如何連接？

答：各個PCB板子相互連接之間的信號或電源在動作時，例如A板子有電源或信號送到B板子，一定會有等量的電流從地層流回到A板子 (此為Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以，在各個不管是電源或信號相互連接的介面處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的雜訊。另外，也可以分析整個電流環路，尤其是電流較大的部分，調整地層或地線的接法，來控制電流的走法(例如，在某處製造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。

23、PCB設計中差分信號線中間可否加地線？

答：差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如flux cancellation，抗雜訊(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。

24、適當選擇PCB與外殼接地的點的原則是什麼？

答：選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給迴流電流(returning current)及控制此迴流電流的路徑。例如，通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個電流迴路面積，也就減少電磁輻射。

25、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導致走線的相互干擾增強，同時走線過細也使阻抗無法降低，請介紹在高速（>100MHz）高密度PCB設計中的技巧？

答：在設計高速高密度PCB時，串擾(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方：

1.控制走線特性阻抗的連續與匹配。

2.走線間距的大小。一般常看到的間距為兩倍線寬。可以透過模擬來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同晶元信號的結果可能不同。

3.選擇適當的端接方式。

4.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串擾比同層相鄰走線的情形還大。

5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的製作成本會增加。在實際執行時確實很難達到完全平行與等長，不過還是要盡量做到。

除此以外，可以預留差分端接和共模端接，以緩和對時序與信號完整性的影響。

26、PCB設計中模擬電源處的濾波經常是用LC電路。但是為什麼有時LC比RC濾波效果差？

答： LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的雜訊頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。

27、PCB設計中濾波時選用電感，電容值的方法是什麼？

答：電感值的選用除了考慮所想濾掉的雜訊頻率外，還要考慮瞬時電流的反應能力。如果LC的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經此電感的速度，增加紋波雜訊(ripple noise)。 電容值則和所能容忍的紋波雜訊規範值的大小有關。紋波雜訊值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。 另外，如果這LC是放在開關式電源(switching regulation power)的輸出端時，還要注意此LC所產生的極點零點(pole/zero)對負反饋控制(negative feedback control)迴路穩定度的影響。

28、EMI的問題和信號完整性的問題，是相互關聯的，如何在定義標準的過程中，平衡兩者?

答：信號完整性和EMC還處於草案中不便於公開，至信號完整性和EMI兩者如何平衡，這不是測試規範的事，如果要達到二者平衡，最好是降低通信速度，但大家都不認可。

29、PCB設計中如何儘可能的達到EMC要求，又不致造成太大的成本壓力？

答： PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。

1、儘可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。

2、注意高頻器件擺放的位置，不要太靠近對外的連接器。

3、注意高速信號的阻抗匹配，走線層及其迴流電流路徑(return current path)， 以減少高頻的反射與輻射。

4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的雜訊。特別注意電容的頻率響應與溫度的特性是否符合設計所需。

5、對外的連接器附近的地可與地層做適當分割，並將連接器的地就近接到chassis ground。

6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。

7、電源層比地層內縮20H，H為電源層與地層之間的距離。

30、PCB設計中當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，原因何在？

答：將數/模地分開的原因是因為數字電路在高低電位切換時會在電源和地產生雜訊，雜訊的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的雜訊較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地雜訊干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大雜訊的數字電路區域較遠時使用。

31、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規則呢？

答：一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬於頻率較高的部分(>30MHz)後者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置， PCB迭層的安排，重要聯機的走法， 器件的選擇等， 如果這些沒有事前有較佳的安排， 事後解決則會事倍功半， 增加成本. 例如時鐘產生器的位置盡量不要靠近對外的連接器，高速信號盡量走內層並注意特性阻抗匹配與參考層的連續以減少反射， 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層雜訊. 另外， 注意高頻信號電流之迴流路徑使其迴路面積盡量小(也就是迴路阻抗loop impedance盡量小)以減少輻射. 還可以用分割地層的方式以控制高頻雜訊的範圍. 最後， 適當的選擇PCB與外殼的接地點(chassis ground)。

32、PCB設計時，怎樣通過安排迭層來減少EMI問題？

答：首先，EMI要從系統考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主要是提供信號最短迴流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。

33、PCB設計時，為何要鋪銅？

答：一般鋪銅有幾個方面原因：

１，EMC.對於大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。

２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對於布線較少的PCB板層鋪銅。

３，信號完整性要求，給高頻數字信號一個完整的迴流路徑，並減少直流網路的布線。

當然還有散熱，特殊器件安裝要求鋪銅等等原因。

34、安規問題：FCC、EMC的具體含義是什麼？

答： FCC: federal communication commission 美國通信委員會；EMC: electro megnetic compatibility 電磁兼容。FCC是個標準組織，EMC是一個標準。標準頒布都有相應的原因，標準和測試方法。

35、在做PCB板的時候，為了減小干擾，地線是否應該構成閉合形式？

答：在做PCB板的時候，一般來講都要減小迴路面積，以便減少干擾，布地線的時候，也不應布成閉合形式，而是布成樹枝狀較好， 還有就是要儘可能增大地的面積。

36、PCB設計中，如何避免串擾？

答：變化的信號（例如階躍信號）沿傳輸線由A到B傳播，傳輸線C-D上會產生耦合信號，變化的信號一旦結束也就是信號恢復到穩定的直流電平時，耦合信號也就不存在了，因此串擾僅發生在信號跳變的過程當中，並且信號沿的變化（轉換率）越快，產生的串擾也就越大。空間中耦合的電磁場可以提取為無數耦合電容和耦合電感的集合，其中由耦合電容產生的串擾信號在受害網路上可以分成前向串擾和反向串擾Sc，這兩個信號極性相同；由耦合電感產生的串擾信號也分成前向串擾和反向串擾SL，這兩個信號極性相反。耦合電感電容產生的前向串擾和反向串擾同時存在，並且大小几乎相等，這樣，在受害網路上的前向串擾信號由於極性相反，相互抵消，反向串擾極性相同，疊加增強。串擾分析的模式通常包括默認模式，三態模式和最壞情況模式分析。默認模式類似我們實際對串擾測試的方式，即侵害網路驅動器由翻轉信號驅動，受害網路驅動器保持初始狀態（高電平或低電平），然後計算串擾值。這種方式對於單向信號的串擾分析比較有效。三態模式是指侵害網路驅動器由翻轉信號驅動，受害的網路的三態終端置為高阻狀態，來檢測串擾大小。這種方式對雙向或複雜拓樸網路比較有效。最壞情況分析是指將受害網路的驅動器保持初始狀態，模擬器計算所有默認侵害網路對每一個受害網路的串擾的總和。這種方式一般只對個別關鍵網路進行分析，因為要計算的組合太多，模擬速度比較慢。

37、在EMC測試中發現時鐘信號的諧波超標十分嚴重，只是在電源引腳上連接去耦電容。在PCB設計中需要注意哪些方面以抑止電磁輻射呢？

答： EMC的三要素為輻射源，傳播途徑和受害體。傳播途徑分為空間輻射傳播和電纜傳導。所以要抑制諧波，首先看看它傳播的途徑。電源去耦是解決傳導方式傳播，此外，必要的匹配和屏蔽也是需要的。

38、在PCB設計中，通常將地線又分為保護地和信號地；電源地又分為數字地和模擬地，為什麼要對地線進行劃分？

答：劃分地的目的主要是出於EMC的考慮，擔心數字部分電源和地上的雜訊會對其它信號，特別是模擬信號通過傳導途徑有干擾。至於信號地和保護地的劃分，是因為EMC中ESD靜放電的考慮，類似於我們生活中避雷針接地的作用。無論怎樣分，最終的大地只有一個。只是雜訊瀉放途徑不同而已。

39、PCB設計中，在布時鐘時，有必要兩邊加地線屏蔽嗎？

答：是否加屏蔽地線要根據板上的串擾/EMI情況來決定，而且如對屏蔽地線的處理不好，有可能反而會使情況更糟。

40、近端串擾和遠端串擾與信號的頻率和信號的上升時間是否有關係？是否會隨著它們變化而變化？如果有關係，能否有公式說明它們之間的關係？

答：應該說侵害網路對受害網路造成的串擾與信號變化沿有關，變化越快，引起的串擾越大，（V=L*di/dt）。串擾對受害網路上數字信號的判決影響則與信號頻率有關，頻率越快，影響越大。

41、在設計PCB板時，有如下兩個疊層方案：疊層1 》信號 》地 》信號 》電源＋1.5V 》信號 》電源＋2.5V 》信號 》電源＋1.25V 》電源＋1.2V 》信號 》電源＋3.3V 》信號 》電源＋1.8V 》信號 》地 》信號 疊層2 》信號 》地 》信號 》電源＋1.5V 》信號 》地 》信號 》電源＋1.25V +1.8V 》電源＋2.5V +1.2V 》信號 》地 》信號 》電源＋3.3V 》信號 》地》信號 哪一種疊層順序比較優選？對於疊層2，中間的兩個分割電源層是否會對相鄰的信號層產生影響？這兩個信號層已經有地平面給信號作為迴流路徑。

答：應該說兩種層疊各有好處。第一種保證了平面層的完整，第二種增加了地層數目，有效降低了電源平面的阻抗，對抑制系統EMI有好處。 理論上講，電源平面和地平面對於交流信號是等效的。但實際上，地平面具有比電源平面更好的交流阻抗，信號優選地平面作為迴流平面。但是由於層疊厚度因素的影響，例如信號和電源層間介質厚度小於與地之間的介質厚度，第二種層疊中跨分割的信號同樣在電源分隔處存在信號迴流不完整的問題。

42、在使用protel 99se軟體設計PCB時，處理器的是89C51，晶振12MHZ 系統中還有一個40KHZ的超聲波信號和800hz的音頻信號，此時如何設計PCB才能提供高抗干擾能力?對於89C51等單片機而言，多大的信號的時候能夠影響89C51的正常工作?除了拉大兩者之間的距離之外，還有沒有其它的技巧來提高系統抗干擾的能力?

答： PCB設計提供高抗干擾能力，當然需要盡量降低干擾源信號的信號變化沿速率，具體多高頻率的信號，要看干擾信號是那種電平，PCB布線多長。除了拉開間距外，通過匹配或拓撲解決干擾信號的反射，過沖等問題，也可以有效降低信號干擾。

43、請問在PCB布線中電源的分布和布線是否也需要象接地一樣注意。若不注意會帶來什麼樣的問題？會增加干擾么？

答：電源若作為平面層處理，其方式應該類似於地層的處理，當然，為了降低電源的共模輻射，建議內縮20倍的電源層距地層的高度。如果布線，建議走樹狀結構，注意避免電源環路問題。電源閉環會引起較大的共模輻射。

44、我做了個TFT LCD的顯示屏，別人在做EMC測試時，干擾信號通過空間傳導過來，導致屏幕顯示的圖象會晃動，幅度挺大的。誰能指點下，要怎麼處理！是在幾股信號線上加干擾脈衝群，具體是叫什麼名字我也不太清楚，干擾信號通過信號線輻射出來的。

答：如果是單獨的LCD，EMC測試中的脈衝群試驗幾乎是過不去的，特別是用耦合鉗的時候，會夠你受的了。如果是儀器中用到了LCD，就不難解決了，例如信號線的退耦處理，導電膏適當減小LCD入口的阻抗，屏表面加屏蔽導電絲網等。

45、前段時間EMC測試，GSM固定無線電話在100MHz-300MHz之間有輻射雜散現象。之後，公司寄給我兩部噴有靜電漆的屏蔽外殼話機，實驗室不準換整部話機，我就把噴有鐵磁性材料的靜電漆的外殼換到了要修改測試的話機上。測試結果顯示以前的雜散現象沒有了，但是主頻出現了問題，話機工作的主頻是902MHz，但在905-910MHz之間又出現了幾個頻率，基本情況就是這樣。修改過程中，我只換了外殼，電路板和其他硬體都沒有做任何修改。

答：話機種類可以理解為：無線手機、無繩電話等等。需要明確一下：話機的類型、主機工作頻率範圍以及機殼靜電噴塗材料的類型：如鐵磁類或非鐵磁類導電材料以及導電率等。

46、使用Protel Dxp實心敷銅時選pour over all same net objects有什麼副作用？會不會引起干擾信號在整塊板上亂竄，從而影響性能？我做的是一塊低頻的數據採集卡，這個問題可能不需要擔心，但還是想搞清楚。

答1：對於模、數混合的PCB板，模、數、地建議分開，最後再同點接地，如用「瓷珠」或0歐電阻連接。高速的數據線最好有兩根地線平行走，可以減少干擾。

答2：pour over all same net objects對信號的性能沒有什麼影響，只是對一些焊盤的焊接有影響，散熱比較快。這樣做對EMI應該是有好處的。增加焊盤與銅的接觸面積。

答3：實心敷銅時選pour over all same net objects不會有副作用。應該選擇為鋪花焊盤而不是實心焊盤，因為實心焊盤散熱快，可能導致迴流焊時發生立碑的情況。

47、請問什麼是磁珠，有什麼用途？磁珠連接、電感連接或者0歐姆電阻連接又是什麼？

答：磁珠專用於抑制信號線、電源線上的高頻雜訊和尖峰干擾，還具有吸收靜電脈衝的能力。

磁珠是用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDR SDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應用頻率範圍很少超過錯50MHZ。

磁珠的功能主要是消除存在於傳輸線結構（電路）中的RF雜訊，RF能量是疊加在直流傳輸電平上的交流正弦波成分，直流成分是需要的有用信號，而射頻RF能量卻是無用的電磁干擾沿著線路傳輸和輻射（EMI）。要消除這些不需要的信號能量，使用片式磁珠扮演高頻電阻的角色（衰減器），該器件允許直流信號通過，而濾除交流信號。通常高頻信號為30MHz以上，然而，低頻信號也會受到片式磁珠的影響。

要正確的選擇磁珠，必須注意以下幾點：

1、不需要的信號的頻率範圍為多少;

2、雜訊源是誰;

3、需要多大的雜訊衰減;

4、環境條件是什麼（溫度，直流電壓，結構強度）;

5、電路和負載阻抗是多少;

6、是否有空間在PCB板上放置磁珠;

前三條通過觀察廠家提供的阻抗頻率曲線就可以判斷。在阻抗曲線中三條曲線都非常重要，即電阻，感抗和總阻抗。總阻抗通過ZR22πfL()2+:=fL來描述。通過這一曲線，選擇在希望衰減雜訊的頻率範圍內具有最大阻抗而在低頻和直流下信號衰減盡量小的磁珠型號。 片式磁珠在過大的直流電壓下，阻抗特性會受到影響，另外，如果工作溫升過高，或者外部磁場過大，磁珠的阻抗都會受到不利的影響。 使用片式磁珠和片式電感的原因： 是使用片式磁珠還是片式電感主要還在於應用。在諧振電路中需要使用片式電感。而需要消除不需要的EMI雜訊時，使用片式磁珠是最佳的選擇。

48、剛才是做硬體設計的工作。請教各位怎麼樣確定消除導線間串擾得電容容值。

答：在PCB布線時應該注意不要有太長的平行走線，尤其是高速或高擺幅信號。如果無法避免，其間保持足夠的距離或者添加地線隔離。受體積限制和抗干擾要求高的部位可用金屬屏蔽合隔離。

49、在實際做產品的時候發現了一個很頭疼的問題。將開發的樣機放在某個干擾很厲害的車上的時候，為了解決續流的問題，將一個小電瓶並接在汽車的電源上（加了一個二極體防止小電瓶的電壓被拉跨。）但是發現一旦與汽車的打鐵地線一連接，終端就會被干擾。有好的建議嗎？

答：這是很明顯的EMC問題，車上電火花干擾，導致你的終端設備被干擾，這個干擾可能是輻射，也可能是傳導到你的終端。

這個問題很多種原因：

1、接地問題，你的終端主板上地線的走線問題，布銅的情況

2、外殼的屏蔽問題，最好是金屬外殼，將不是金屬部分外殼用錫箔封上，可以一試

3、線路板的布局，電源部分和CPU部分盡量分開，電源部分走線要盡量粗，盡量短，布線規則很重要

4、線路板的層數比較重要，一般汽車上電子產品主板最好是至少4層板，兩層板抗干擾可能較差

5、加磁環，你可以考慮在做試驗時在電源線上套上磁環

當然可能還有很多別的解決方法，具體情況可能不一樣，希望對你能夠有所幫助

50、在電路中，為什麼在 SCL、SDA、AS都串聯一個電阻，電阻的大小在電路中都會有什麼影響？

答：上拉是增加抭干擾能力的，一般取值Vcc/1mA~10K；串聯是阻尼用的，一般取33ohm~ 470ohm，即當信號線上的脈衝頻率較高時將會從線的一端反射到另一端，這將可能影響數據及有EMI，加串一個電阻在線中間將可有效控制這種反射。

51、產品在做CE/FCC測試時，如果在200MHz時輻射偏高，超過可接受的範圍，應該怎麼消除，磁珠應該怎麼選擇，另外晶振倍頻部分的輻射應該如何去消除。

答：你談到的問題實在是太簡單，沒有辦法給與你一個非常準確的答覆，不過根據我個人的經驗，給點思考的方法。

如果你能肯定是倍頻，則主要對產生倍頻的器件進行進行處理，這應該是有目標的，在處理時可以直接試一試，將產生倍頻的器件進行一個簡單的屏蔽（只需要用可樂罐做個屏蔽罩，關鍵是要注意接地。）在進行測試看看輻射值是否降低，如果降低則明確輻射的來源，在專門對其進行屏蔽處理。如果沒有變化，則應重點考慮一下，露在外面的傳輸線，如果傳輸線能接地一定要接地，最好能採用屏蔽線試一試，看看有沒有變化，以確認是否與傳輸線有關。最後就是箱體本身的屏蔽問題，這個問題比較複雜，而且成本較高，是在沒有辦法的情況才考慮解決的方式。這幾種方式都嘗試後，輻射值應該會降低的。

52、最近在寫一個2KW的吸塵器軟體，功能是實現了，但過不了EMC。請指點下，軟體上面採用哪種演算法，可以過EMC! 功能簡述如下：

1、軟起動和軟調速功能。(所謂軟起動也就是電機慢慢的加速，速度不會突變)

2、可以調節電機的轉速。

3、是用可控硅控制電機的。控制方式是對正弦波斬波。

在硬體方面，電路很簡單，硬體處理EMC就只一個0.1uF的安規電容。

答： 和硬體方面溝通，可能要多下功夫，單純軟體很難解決。

53、DECODER中的DA的轉換頻率從晶元裡面順電源和地輻射出來，為166M。我在電源上並了個1N ，或630P，或30P但都屢不掉。兩層板，電源迴路很短，請給點建議，並分析下濾不掉的原因。

答1：電源的質量差（負載能力），DA應該單獨用一個電源。

答2：首先檢查輸出端接地是否良好，在將信號輸出埠串BEAD試試。

答3：我認為你可以將其地用100M磁珠損號166M高頻。

54、 要做多路的溫度採集，用的是K型熱電偶，電源用電荷泵轉換模塊，信號調理部分想用AD620和OP07做二級放大，現在有幾個地方不太有把握，請做過的幫忙！

一是電源，我現在用12v電瓶供電，用電荷泵轉換成+/-12v，這樣的電壓有一定的紋波，對信號的採集比較不利，是否該直接用電瓶電壓做成單電源的呢？

二是熱電偶的兩個信號端是否按AD620的數據手冊上例子一樣直接輸入AD620的輸入端即可，我看手冊上還有EMI FILTER的部分，這部分對測量熱電偶的情況應該怎麼加進去呢？熱電偶的冷端是該接地還是接一個穩定的電壓呢？

三，因為我要求的溫度涉及到零下，因此AD620輸出後要分別經過同相放大和反相放大再送入A/D埠，我打算用OP07製作二級濾波，一級是無限增益濾波電路，二級是同相放大2倍和反相放大2倍的濾波電路，不知道這樣可不可以？

答：如你的熱電偶的冷端接地(許多設備熱電偶一端已接地)，而且測溫零度以下，你最好還是用+/-電源。這是通常的做法。電源的紋波要好，但不一定正負對稱，你可再加穩定的LDO實現。低頻濾波對結果很有影響，但一級濾波應能滿足，EMI部分要看你的應用環境。對多路測溫，你可將多路器放在放大之前以降低成本。多路器應要差分輸入，熱電偶輸入導線也應是熱電偶型的，挺貴的。

55、電磁兼容的一些基本問題：認證中經常遇到的一些EMC問題。

答：下面是總結出來的一些針對於電子產品中的部分問題。

一般電子產品都最容易出的問題有：RE--輻射，CE--傳導，ESD--靜電。

通訊類電子產品不光包括以上三項：RE，CE，ESD，還有Surge--浪涌（雷擊，打雷）

醫療器械最容易出現的問題是：ESD--靜電，EFT--瞬態脈衝抗干擾，CS--傳導抗干擾，RS--輻射抗干擾

針對於北方乾燥地區，產品的ESD--靜電要求要很高。

針對於像四川和一些西南多雷地區，EFT防雷要求要很高。

56、請問怎樣才能去除IC中的電磁干擾?

答：IC受到的電磁干擾，主要是來自靜電（ESD）。解決IC免受ESD干擾，一方面在布板時候要考慮ESD（以及EMI）的問題，另一方面要考慮增加器件進行ESD保護。目前有兩種器件：壓敏電阻（Varistor）和瞬態電壓抑制器TVS（Transient Voltage Suppressor）。前者由氧化鋅構成，響應速度相對慢，電壓抑制相對差，而且每受一次ESD衝擊，就會老化，直到失效。而TVS是半導體製成，響應速度快，電壓抑制好，可以無限次使用。從成本角度看，壓敏電阻成本要比TVS低。

57、電磁干擾現象表現：尤其是GPS應用在PMP這種產品，功能是MP4、MP3、FM調頻+GPS導航功能的手持車載兩用的GPS終端產品，手持車載兩用的GPS導航終端一定得有一個內置GPS Antenna，這樣GPS Antenna與GPS終端產品上的MCU、SDROM、晶振等元器件很容易產生電磁干擾，致使GPS Antenna的收星能力下降很多，幾乎沒辦法正常定位。不知道有沒有GPS設計開發者遇到過這樣的電磁干擾，然後採取有效的辦法解決這樣的電磁干擾，什麼樣的解決辦法？

答1：我覺得這個問題主要出在電路設計上，多半是電路的保護跟屏蔽做的不好，我現在的客戶已經沒有這方面的困惑了，他們現在有兩部分電磁干擾現象，但基本都已經解決/ bluetooth的電磁干擾，2 遙控器的電磁干擾，解決辦法:第1項我還沒找到答案，第2項增大遙控器的有效距離到5M。

答2：各功能模塊在PCB上的分布很重要，在PCB Layer之前要根據電流大小，各部分晶體頻率，合理規劃，然後各部分接地非常重要，此為解決共電源和地的干擾。根據實測，主要振蕩源之間的空間距離對輻射影響很大，稍遠離對干擾有明顯降低，如空間不允許，有必要對其做局部屏蔽，但前提是在PCB同一塊接地區內，然後對電源的出入口去耦，磁珠電容是不錯的選擇，藍牙及GPS可印板電感。電源 DC/DC的轉換頻率選擇也很重要，不要讓倍頻（多次諧波）與其他電路的頻率（特別是接受）重合，有些DC/DC頻率是固定的，加簡單的濾波電路就可以。同頻抑制是引起GPS接受和遙控接受靈敏度下降的主要原因。還有，接受電路的本振幅度要調的盡量小，否則會成為一個持續的干擾源。我們將藍牙，GPS接受，另一個2.4GHz收發器，433M遙控接收均繼承在一個盒子內，效果還不錯，GPS接收靈敏度很高。

58、遇到一個單片機系統

1. 主控晶元摩托羅拉的MC908JL3

2. 8M陶瓷諧振

3. 電源採用連接線接入

現在是EMI中的傳導電壓在24M的位置單點超標0.8dB。請各位指點有沒有什麼好的方法抑制超標。列入加磁環、加Y2電容等。再有這個頻率是傳導範圍還是輻射範圍?

答：到底是EMI實驗中24M超標還是做傳導時24M超標，如果是前者的話就是輻射超標，若是後者則傳導超標。

59、用雙向可控硅控制直流電機的調速，但電機會干擾電源影響過零檢則，造成不受控或速度妀變。請各位指教！

答1: 出現這中現象的可能性有：1、電機屬於非阻性負載，所以電路中產生相位移動，導致控制不準；可以加電容過濾；2、一般雙向可控硅控制大功率或大電流負載，採用過零導通，而不是調相，可減少EMC的影響。

答2:流移相調速很常用的，如果過零檢測的硬體部分沒問題的話，就要仔細改進軟體的處理方式了，在一個周期內(50Hz 20mS)要處理兩次可控硅的導通，檢測到過零後的延遲輸出時間決定你的移相角度，

60、請問那位大俠做過V.35、E1、G.703（64K）、繼電器介面的EMC設計？能否給點建議？

主要要過下面幾個標準：

GB/T 17626.12（IEC61000-4-12）電磁兼容試驗和測量技術振蕩波抗干擾度試驗

GB/T17626.2（IEC61000-4-2）電磁兼容試驗和測量技術靜電放電抗干擾度試驗

GB/T 17626.3（IEC61000-4-3）電磁兼容試驗和測量技術射頻電磁場輻射抗干擾度測試

GB/T 17626.4（IEC61000-4-4）電磁兼容試驗和測量技術電快速瞬變脈衝群抗干擾度試驗

GB/T 17626.5（IEC61000-4-5）電磁兼容試驗和測量技術浪涌衝擊抗干擾度試驗GB/T 17626.6（IEC61000-4-6）電磁兼容試驗和測量技術射頻場感應的傳導騷擾抗干擾度

答：這些標準都是EMC測試的一些基礎標準，還需要結合你的產品確定具體指標。你的這些介面是通信介面，一般有標準電路。當單板原理圖濾波設計、PCB的正確布局布線設計的時候，一般都可以通過測試，

其他情況下需要增加EMC濾波、瞬態抑制器件，這需要結合具體介面分析。

61、布線不能跨越分割電源之間的間隙，哪位大蝦可以給個詳細說明啊？

答：如果一個電源層被分割成幾個不同的電源部分，如有3.3V、5V等的電源，信號線最好不要同時出現在不同的電源平面上，即布線不能跨越分割電源之間的間隙，否則會出現不必要的EMC問題，對地也一樣，布線也不能跨越分割地之間的間隙。

62、現用單片機通過達林頓管、光藕控制一12V繼電器來控制交流接觸器的吸合，在吸合瞬間常導致單片機複位，通過示波器測複位腳，能檢測到有效複位信號（使用三腳的複位IC）。單片機使用5V供電，5V穩壓管前後均已接1000uF電容，且用示波器檢測未發現電源波動。另外，如果繼電器空載（不接交流接觸器）則未發現複位現象。請問各位該如何解決？

答1：可以在交流接觸器線圈兩端並聯一電阻和電容串聯的阻容吸收迴路，電容的容量在0.01UF---0.47UF之間現在，耐壓最好高於線圈額定電壓的2－3倍，看這樣行不行？

答2：這個應該是交流接觸器動作時產生的EMC干擾所致。樓上朋友的阻容吸收是個不錯的解決辦法，同時也可以考慮在12V繼電器的輸出觸點並聯100P到47P的高壓電容試試。

答3：在交流接觸器加RC吸收是有效的。但是你還的檢查你的電源迴路，看看你的CPU電源走線是否太長，盡量在晶元的電源腳上並去偶電容，還有就是穩壓部分也可以加LC吸收迴路，儘可能的吸收來自電源的干擾。

答4：先不帶負載看看是否有同樣現象出現，分級判斷排出問題。可先不接光藕，再不接繼電器。如果不接光藕還是出現複位，查查硬體輸出埠是否和複位有短路，如果沒有複位，可以接光藕但不接繼電器。還出現複位可能的情況是地線太細，複位腳的地離光藕太近而且遠離電源，光藕的限流電阻太小，導致地電位瞬時抬高。布線時CPU要遠離大電流的器件，地線採用星型單點接地。如果還是出現複位，就是繼電器線圈和馳點電弧或大負載的變化引起的電磁干擾。可採取屏蔽和消除觸點拉弧的一些方法來解決。多數情況是電源沒處理好，地線或+5V線過長過細。CPU位置不合理。

63、交流濾波器與直流濾波是否可以互用？一般而言，交流線濾波器可以用在直流的場合，但是直流線濾波器絕對不能用在交流的場合，這是為什麼？

答：直流濾波器中使用的旁路電容是直流電容，用在交流條件下可能會發生過熱而損壞，如果直流電容的耐壓較低，還會被擊穿而損壞。即使不會發生這兩種情況，一般直流濾波器中的共模旁路電容的容量較大，用在交流的場合會發生過大的漏電流，違反安全標準的規定。

64、在一個盒式設備中，比如乙太網交換機或PC機，存在機殼地和電路地工作地，我發現有些設備將兩個地用電容連接，有些用0電阻連接，有些用鐵氧體連接，究竟哪一個對？

答：我們一般使用102高壓瓷介電容。

65、「機構的防護」是指什麼？是不是機殼的防護？

答：是的，機殼要盡量嚴密，少用或不用導電材料，儘可能接地。

66、請問產品全部採用金屬做為外殼(如鋁，不鏽鋼等材質)對產品的ESD防護有何大的影響?應怎樣處理較好?

答：產品全部用金屬外殼，如果接地不良當然不利於ESD的防護，但只要做好接地就不會有什麼問題。至於如何接地就要看設備的具體情況了，如果是大型設備，可以通過設備直接接大地，效果當然會很理想的。

67、為什麼頻譜分析儀不能觀測靜電放電等瞬態干擾？

答：因為頻譜分析儀是一種窄帶掃頻接收機，它在某一時刻僅接收某個頻率範圍內的能量。而靜電

放電等瞬態干擾是一種脈衝干擾，其頻譜範圍很寬，但時間很短，這樣頻譜分析儀在瞬態干擾發生

時觀察到的僅是其總能量的一小部分，不能反映實際的干擾情況。

68、在現場進行電磁干擾問題診斷時，往往需要使用近場探頭和頻譜分析儀，怎樣用同軸電纜製作一

個簡易的近場探頭？

答：將同軸電纜的外層（屏蔽層）剝開，使芯線暴露出來，將芯線繞成一個直徑1~2 厘米小環（1~3

匝），焊接在外層上。

69、測量人體的生物磁信息是一種新的醫療診斷方法，這種生物磁的測量必須在磁場屏蔽室中進行，

這個屏蔽室必須能屏蔽從靜磁場到1GHz 的交變電磁場，請提出這個屏蔽室的設計方案。

答：首先考慮屏蔽材料的選擇問題，由於要屏蔽頻率很低的磁場，因此要使用高導磁率的材料，比

如坡莫合金。由於坡莫合金經過加工後，導磁率會降低，必須進行熱處理。因此，屏蔽室要作成拼

裝式的，由板材拼裝而成。事先將各塊板材按照設計加工好，然後進行熱處理，運輸到現場，十分

小心的進行安裝。每塊板材的結合處要重疊起來，以便形成連續的磁通路。這樣構成的屏蔽室能夠

對低頻磁場有較好的屏蔽效能，但縫隙會產生高頻泄漏。為了彌補這個不足，在坡莫合金屏蔽室的

外層用鋁板焊接成第二層屏蔽，對高頻電磁場起到屏蔽作用。

70、 設計屏蔽機箱時，根據哪些因素選擇屏蔽材料？

答：從電磁屏蔽的角度考慮，主要要考慮所屏蔽的電場波的種類。對於電場波、平面波或頻率較高

的磁場波，一般金屬都可以滿足要求，對於低頻磁場波，要使用導磁率較高的材料。

71、機箱的屏蔽效能除了受屏蔽材料的影響以外，還受什麼因素的影響？

答：受兩個因素的影響，一是機箱上的導電不連續點，例如孔洞、縫隙等；另一個是穿過屏蔽箱的導線，如信號電纜、電源線等。

72、屏蔽磁場輻射源時要注意什麼問題？

答：由於磁場波的波阻抗很低，因此反射損耗很小，而主要靠吸收損耗達到屏蔽的目的。因此要選

擇導磁率較高的屏蔽材料。另外，在做結構設計時，要使屏蔽層盡量遠離輻射源（以增加反射損耗），

盡量避免孔洞、縫隙等靠近輻射源。

73、在設計屏蔽結構時，有一個原則是：盡量使機箱內的電纜遠離縫隙和孔洞，為什麼？

答：由於電纜近旁總是存在磁場，而磁場很容易從孔洞泄漏（與磁場的頻率無關）。因此，當電纜距離縫隙和孔洞很近時，就會發生磁場泄漏，降低總體屏蔽效能。

74、為什麼在很多情況下為了抑制雜訊信號我們都採用接地的方法，而不是接電源的方法?地和電源在多層PCB上面都是其中的一層，按照電壓零點相對性來說即使是電源層不是也可以作為電壓零點嗎?

答1：接地也可以說接參考點，既然是參考點就要能起到參考作用。認為是地，就是說起碼認為這裡是零，沒有任何阻抗（實際上是不是要看layout）。電源輸出阻抗如果是零的話，當然也可以做參考點，也可以作為雜訊信號的旁路通道。

答2：信號的地有幾種意思： 1.絕對地——EARTH ，大地 2.相對地——GROUND，參考地 3.無地——有時為了減少干擾，信號的0/1，故意是彼此相對值，而不是與地相對值，即信號0並不取為地。比如CAN中的信號就如此。硬體設計的難點之一，就是如何解決好接地問題，從IC晶元，到一個大系統都如此。

答3：用示波器探頭上的地線夾夾電源有可能會燒掉示波器噢。示波器探頭上的地線夾是與示波器電源線的地線相連的（如果不是隔離探頭的話）。用它夾電源會將電源直接對地短路。用不同探頭的地線夾夾在不同電位的點上也會短路的。 所以推薦的做法是示波器電源通過一個隔離變壓器接入市電。或者象我們通常做的那樣，將示波器電源線上的地線腳拔掉，以絕後患。接地和隔離是我們在設計和測試中應該時刻注意的問題。

答4：雖然電源層和地層交流上都是電壓零點，但相對而言地層更乾淨一點，所以通常是接地而不是電源。

75、某個手持測試產品，可以電池供電，同時也可以採取外置適配器供電方式。適配器單獨帶負載輻射發射（RE）測試可以通過，手持產品在電池供電情況下輻射發射（RE）也可以通過，並且餘量都比較大，但是在帶外置適配器的情況下，卻在160M頻率左右超標較多，不能通過認證。是何原因？怎麼定位干擾源？耦合途徑？定位清楚如何解決？

答：本身這個問題干擾源有兩個可能，適配器的開關頻率，手持測試產品本身的晶振以及內部的開關電源頻率。單獨測試沒有超標，搭配測試超標說明耦合途徑是產品的電源電纜。

定位時可以有多個辦法：

1、在電源輸出線纜（也就是產品電源輸入線）的兩端分別加磁環試驗，如果靠近適配器相對下降比較大，說明是適配器導致，否則原因就是由手持產品內部干擾源導致；

2、在手持產品的電源輸入介面共模電感採取頻譜儀測試看那一端干擾幅度大，如果是共模電感里側的干擾大，則說明是手持產品的干擾；

3、如果懷疑外部適配器，乾脆直接替換測試，如果沒有這個頻點，就說明是適配器問題。

通過上面方法定位後發現，確實是電源適配器問題。儘管開關電源頻率只有KHZ級別，但往往干擾能夠到幾十、幾百MHZ，同時電源適配器負載不同，空間輻射發射的測試結果也會不一樣。

76、我們做的是一個手持設備，帶電池工作在做輻射發射測試時，在700M的點超標。回來後我們把輻射源定位在了10M的有源晶振和dsp的內部PLL電路上。首先我們改善了晶振的電源濾波電路，加上了10uf和0.1uf的電容，700M這個點有明顯的降低，但是800M點上卻上升較多。其次我們更換了直插的晶振為貼片的，以減小其扇出能力，改善效果不大。請問還有其他什麼辦法可以改進嗎？晶振的濾波電路有什麼特殊要求？

答：從你描述情況看，本身源頭可能是10MHZ晶振，或內部的10MHZ倍頻，對於700MHZ或800MHZ的高頻超標，有幾個方面可以處理：

晶振處理：供電電源濾波，時鐘走線採取RC濾波，或用磁珠替代電阻濾波；

另外如果能夠定位是單板走線對外輻射的話，可以針對對外輻射走線進行濾波，如磁珠、電容；

由於超標是高頻，很有可能是你的PCB單板地阻抗比較大，有較大地地環路，這個方面需要你查看PCB設計；

另外如果你的設備是金屬殼，那可以從屏蔽角度看是否有屏蔽泄漏！

如果是介面電纜對外輻射，可以對電纜介面進行濾波處理，具體措施針對不同介面有所不同。

77、經常設計時候沒有人提起EMC，或對EMC重視程度不夠；開模後或產品定型後有關EMC問題就出來了。怎麼解決這個問題？

答：這個問題在我們大多企業都會遇到，關鍵是企業沒有一套嚴格的EMC設計流程！大多工程師沒有EMC設計經驗，導致工程師沒有把EMC設計理念融入到產品前期的研發過程中，這樣出現問題也就不足為怪了。我們建議企業首先需要培養工程師的EMC設計水平，同時提高他們的設計意識，另外更重要的是要建立一套EMC的設計流程與平台，比如，需要有EMC設計的原理圖規範，並有設計檢查控制列表，有引導，有監控，那麼，EMC設計在前期才能真正落實，後期的產品出來的EMC指標也才有保證！ 這個問題當然還是一個系統問題，涉及範圍比較廣，結構、電源、硬體電路、PCB等方面。

78、磁珠與電感有什麼區別？高頻時磁珠怎麼濾波？

電感是用來控制PCB內的EMI。對電感而言，它的感抗是和頻率成正比的。這可以由公式：XL = 2πfL來說明，XL是感抗（單位是Ω）。例如：一個理想的10 mH電感，在10 kHz時，感抗是628Ω；在100 MHz時，增加到6.2 MΩ。因此在100 MHz時，此電感可以視為開路（open circuit）。在100 MHz時，若讓一個訊號通過此電感，將會造成此訊號品質的下降（這是從時域來觀察）。和電容一樣，此電感的電氣參數（線圈之間的寄生電容）限制了此電感只能在頻率1 MHz以下工作。

問題是，在高頻時，若不能使用電感，那要使用什麼呢？答案是，應該使用「鐵粉珠（ferrite bead）」。鐵粉材料是鐵鎂或鐵鎳合金，這些材料具有高的導磁係數（permeability），在高頻和高阻抗下，電感內線圈之間的電容值會最小。鐵粉珠通常只適用於高頻電路，因為在低頻時，它們基本上是保有電感的完整特性（包含有電阻和抗性分量），因此會造成線路上的些微損失。在高頻時，它基本上只具有抗性分量（jωL），並且抗性分量會隨著頻率上升而增加。實際上，鐵粉珠是射頻能量的高頻衰減器。

其實，可以將鐵粉珠視為一個電阻並聯一個電感。在低頻時，電阻被電感「短路」，電流流往電感；在高頻時，電感的高感抗迫使電流流向電阻。

本質上，鐵粉珠是一種「耗散裝置（dissipative device）」，它會將高頻能量轉換成熱能。因此，在效能上，它只能被當成電阻來解釋，而不是電感。

79、筆記本電腦適配器的AC端GND和電腦內部的GND(即機殼)是不是保持很低的壓差?他們之間的地有什麼關係呢?適配器內部是怎樣設計的呢?我們測電源諧波的時候諧波主要是適配器產生還是筆記本電腦本身產生的呢?

答：理論上來講電腦機殼和適配器的GND都應該是保護地，是沒有壓差，直接接大地的。AC適配器輸入的電壓基準是零線，輸出是直流，與輸入隔離。輸出的電壓基準是直流電源的負端。電腦適配器內部一般是一個隔離的AC/DC電源，採用反激或正激式變換器。 你可以參考開關電源的書籍。 開關模式的適配器肯定會產生諧波，電腦內部筆者沒有研究不能妄言，但估計適配器的諧波應該佔一個很大的比例。你有興趣的話可以試試用線性電源帶筆記本電腦，看看諧波的情況，應該有很大不同。

80、通用電器和電子設備的地並不是earth如電子負載，在工作中為防止靜電經常要帶靜電手環可是靜電手環要是接了earth之後在工作中就會經常挨電。我測量過電子負載和地的電壓為交流，而且還不穩定有100多伏。原因是什麼?

答：交流電壓一般來自電源濾波器對地的Y電容，耦合過來的，機殼接地就沒有了。一般對Y電容的大小是有要求的，為的就是防止地線接觸不好使機殼泄露出的電流過大造成人身傷害。

81、EMC問題目前解決還處於外圍電路、PCB、以及結構屏蔽解決，其實EMC問題本身還與晶元內部的設計互連布線有關。下面這個問題就是一例：我在做一SOC晶元的封裝設計，封裝形式是PBGA，面向的PCB有四層：

signal-ground-power-signal。

在進行封裝直球排布時我遇到一個問題：通常為了給信號有好的電流迴流通路，減輕power/ground bounce，會在高速信號區域中按一定比例方式插入power/ground直球。我參考過intel的一些北橋或是memory control hub的封裝直球分布實例，在DDR信號（高速信號）區域有的實例插入了power和ground直球，有的實例只插入了ground直球。在我看來因為DDR信號介面採用SSTL_2規範，使用的是CMOS輸出電路，應該power和ground bounce都存在的，需要在DDR區域插入等比例的power和ground直球。所以對於只插入了ground直球的實例我不是很理解。

我查了一些資料，有一篇文章這麼說:

most return current for a transmission line travels on the nearest reference plane regardless of the direction of current on the trace. It matters not whether the signal transitions from high-to-low or low-to-high， the return current travels on the nearest reference plane.

按照文章的意思，似乎雜訊電流不在乎通過power plane或是ground plane流走。為什麼會這樣呢？

答1：1、對於高頻信號最終都是要迴流到地！所以在晶元電源管腳已經足夠解決供電問題情況下優先考慮布置地管腳（直球）。

2、對於現在資料一般認為地平面與電源平面對於高速信號是一樣的前提是電源平面到地平面的阻抗足夠小，但現在一般單板的還做不到電源平面到地平面阻抗足夠小（這是現在電源完整性研究內容），而且本身電源平面本身阻抗有時也比較大，因此在布線時還是優先考慮地平面迴流。

答2：因為高頻信號電流總是尋找電感最小迴路返回信號源，信號頻率越高電流迴路耦合越緊密。一般50～100kHz以上信號就開始體現此特性。GND或POWER疊層相對信號線的瞬態阻抗為串聯形式，敷銅層離信號線越遠瞬態阻抗越大，因此高頻迴路電流只會選擇最近敷銅層（鏡像面）作為迴路流回驅動源。如果信號換層，迴路電流在信號線換層過孔處從GND和POWER敷銅平面間電容流過，且在兩個層內表面擴散，該阻抗造成的信號返回壓降稱為地彈（GROUD BOUNCE）。

82、有的電阻標值為0歐姆，這種電阻起什麼作用呢?

答: 1在電路中沒有任何功能，只是在PCB上為了調試方便或兼容設計等原因。

2可以做跳線用，如果某段線路不用，直接不貼該電阻即可（不影響外觀）

3在匹配電路參數不確定的時候，以0歐姆代替，實際調試的時候，確定參數，再以具體數值的元件代替。

4想測某部分電路的耗電流的時候，可以去掉0ohm電阻，接上電流表，這樣方便測耗電流。

5在布線時，如果實在布不過去了，也可以加一個0歐的電阻

6在高頻信號下，充當電感或電容。（與外部電路特性有關）電感用，主要是解決EMC問題。如地與地，電源和IC Pin間

7單點接地（指保護接地、工作接地、直流接地在設備上相互分開，各自成為獨立系統。）

8熔絲作用

*模擬地和數字地單點接地*

只要是地，最終都要接到一起，然後入大地。如果不接在一起就是"浮地"，存在壓差，容易積累電荷，造成靜電。地是參考0電位，所有電壓都是參考地得出的，地的標準要一致，故各種地應短接在一起。人們認為大地能夠吸收所有電荷，始終維持穩定，是最終的地參考點。雖然有些板子沒有接大地，但發電廠是接大地的，板子上的電源最終還是會返回發電廠入地。如果把模擬地和數字地大面積直接相連，會導致互相干擾。不短接又不妥，理由如上有四種方法解決此問題：

1、用磁珠連接；

2、用電容連接；

3、用電感連接；

4、用0歐姆電阻連接。

磁珠的等效電路相當於帶阻限波器，只對某個頻點的雜訊有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對於頻率不確定或無法預知的情況，磁珠不合。

電容隔直通交，造成浮地。

電感體積大，雜散參數多，不穩定。

0歐電阻相當於很窄的電流通路，能夠有效地限制環路電流，使雜訊得到抑制。電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗)，這點比磁珠強。

*跨接時用於電流迴路*

當分割電地平面後，造成信號最短迴流路徑斷裂，此時，信號迴路不得不繞道，形成很大的環路面積，電場和磁場的影響就變強了，容易干擾/被干擾。在分割區上跨接0歐電阻，可以提供較短的迴流路徑，減小干擾。

*配置電路*

一般，產品上不要出現跳線和撥碼開關。有時用戶會亂動設置，易引起誤會，為了減少維護費用，應用0歐電阻代替跳線等焊在板子上。

空置跳線在高頻時相當於天線，用貼片電阻效果好。

*其他用途*

布線時跨線

調試/測試用

臨時取代其他貼片器件

作為溫度補償器件

更多時候是出於EMC對策的需要。另外，0歐姆電阻比過孔的寄生電感小，而且過孔還會影響地平面（因為要挖孔）。

83、Ｄ類功放在ＰＣＢ布線時應注意那些？

答：在D類功放板中，PCB走線及表現出EMI特性的金屬都應該儘可能短，包括從電源輸出部分到D類放大器輸出部分及從電源到揚聲器間的金屬連線。另一個長期困擾D類放大器的問題是它們對電源的性能極為敏感。由於放大器輸出端總是對電源線路的其中之一進行直接開關控制，電源端的任何變化或波動就會體現在輸出信號端，並表現為雜訊或失真，因此D類放大器不僅僅是在DC部分需要具有良好負載限制、乾淨、低雜訊的供電電流，在整個音頻帶內都需要這樣的電源信號。這樣，電源部分晶體管的工作也變得同樣重要。

D類放大器中，高頻脈衝中輸出部分由電源電流來提供動力，同時，為了在放大器輸出端產生精確的方波脈衝，供電電壓必須保持穩定，其波動與雜訊是嚴格禁止的，在這裡，存儲電容成為關鍵的元件。首先，為了保持供電電壓的穩定，存儲電容需要保持足夠的電荷。第二，由於任何寄生電阻或干擾的影響都會從電源電容迅速地傳遞到輸出端，必須使用Low-ESR(Effective Series Resistance)電容。PCB金屬走線中的寄生電阻是相當不利於電源穩定的，應該在儘可能靠近輸出部分的位置放置存儲電容使寄生電阻最小化。電源供電的需求可以通過引入一個短時延遲（小於1μs）來緩解。這個延遲設置在立體聲中單個的輸出端或多通道系統之間。這樣的延遲對於人耳來說是極為短暫的，以致於無法感覺出來。由於每個輸出端的MOSFETs在不同時間進行開關動作，相當於在同一時間內減少了開關晶體管。這種技術常被稱為「PWM相位」技術，並應用於許多D類IC設計中。

84、我現在遇到一個問題：USB手持設備在插拔耳嘜時導致系統死鎖。用示波器測量耳嘜座各管腳的波形發現有瞬時衝擊電壓，懷疑是ESD或FTB干擾產生。當USB線使用屏蔽線時就不會出現該種情況，另外如果PC接地完好的話也不會出現這種情況，現在關鍵是不使用屏蔽線且要滿足各種可能情況時，還有什麼辦法可以使用？另在地線上加上一電感後地線上的干擾明顯減小，現問題是音頻線路上應加什麼才不會導致死機且音頻信號不受影響？

85、《DL/T645-1997多功能電能表通信規約》對RS-485標準電氣介面性能規範，要求驅動與接受端靜電放電（ESD）±15KV（人體模式）。誰能告訴我(人體模式)的實驗方法是怎麼做的，人體模式與空氣放電有哪些區別呢？

答1：機器放在一個絕緣的木板上，木板有近10cm厚，對方用了一個靜電槍，對著一塊金屬板打6KV，而金屬板平面是平行被測機器的顯示控制部分，打6KV，還要拿靜電槍對著機器外殼的金屬部分打8KV，每隔一秒打一次。靜電槍分尖頭和模擬手指狀的圓頭。

答2：空氣放電：使用鈍頭放電頭，8KV，距離備測物約1cm遠尋找放電點（金屬/塑料混合外殼，如果塑料外殼則貼近尋找），如果有放電點，這進行每秒一次，每極性20次放電，每測試點一共40次放電。

接觸放電：使用尖頭放電頭，在被測物表面尋找金屬體進行接觸放電，如果金屬外殼面積比較大，則選定均勻的多點進行分別測試，同樣是每秒一次，每極性20次放電，每測試點一共40次放電。在2種測試中，要求機器運處於正常運作狀態，如果放電過程中發生故障，故障分為3級：

1，停止放電，可以自動恢復正常

2，停止放電，人工干擾操作情況下能夠恢復正常

3，永久損壞

應該說，一般商用標準，1是可以接受的。

四、產品內部的EMC設計技巧

目前電子器材用於各類電子設備和系統仍然以印製電路板為主要裝配方式。實踐證明，即使電路原理圖設計正確，印製電路板設計不當，也會對電子設備的可靠性產生不利影響。例如，如果印製板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射雜訊。因此，在設計印製電路板的時候，應注意採用正確的方法。

A、地線設計

在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：

1.正確選擇單點接地與多點接地 在低頻電路中，信號的工作頻率小於1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應採用一點接地。當信號工作頻率大於10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應採用就近多點接地。當工作頻率在1～10MHz時，如果採用一點接地，其地線長度不應超過波長的1/20，否則應採用多點接地法。

2.將數字電路與模擬電路分開 電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

3.盡量加粗接地線 若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩，抗雜訊性能變壞。因此應將接地線盡量加粗，使它能通過三位於印製電路板的允許電流。如有可能，接地線的寬度應大於3mm。

4.將接地線構成閉環路 設計只由數字電路組成的印製電路板的地線系統時，將接地線做成閉環路可以明顯的提高抗雜訊能力。其原因在於：印製電路板上有很多集成電路組件，尤其遇有耗電多的組件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗雜訊能力下降，若將接地結構成環路，則會縮小電位差值，提高電子設備的抗雜訊能力。

B、電磁兼容性設計

電磁兼容性是指電子設備在各種電磁環境中仍能夠協調、有效地進行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來的干擾，使電子設備在特定的電磁環境中能夠正常工作，同時又能減少電子設備本身對其它電子設備的電磁干擾。

1.選擇合理的導線寬度 由於瞬變電流在印製線條上所產生的衝擊干擾主要是由印製導線的電感成分造成的，因此應盡量減小印製導線的電感量。印製導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。時鐘引線、行驅動器或匯流排驅動器的信號線常常載有大的瞬變電流，印製導線要儘可能地短。對於分立組件電路，印製導線寬度在1.5mm左右時，即可完全滿足要求；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。

2.採用正確的布線策略 採用平等走線可以減少導線電感，但導線之間的互感和分布電容增加，如果布局允許，最好採用井字形網狀布線結構，具體做法是印製板的一面橫向布線，另一面縱向布線，然後在交叉孔處用金屬化孔相連。 為了抑制印製板導線之間的串擾，在設計布線時應盡量避免長距離的平等走線。

C、去耦電容配置

在直流電源迴路中，負載的變化會引起電源雜訊。例如在數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊，是印製電路板的可靠性設計的一種常規做法，配置原則如下：

●電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，採用100uF以上的電解電容器的抗干擾效果會更好。

●為每個集成電路晶元配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶元配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小（0.5uA以下）。

●對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶元的電源線（Vcc）和地線（GND）間直接接入去耦電容。

●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

D、印製電路板的尺寸與器件的布置

印製電路板大小要適中，過大時印製線條長，阻抗增加，不僅抗雜訊能力下降，成本也高；過小，則散熱不好，同時易受臨近線條幹擾。在器件布置方面與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗雜訊效果。時鐘發生器、晶振和CPU的時鐘輸入端都易產生雜訊，要相互靠近些。易產生雜訊的器件、小電流電路、大電流電路等應盡量遠離邏輯電路，如有可能，應另做電路板，這一點十分重要。

E、散熱設計

從有利於散熱的角度出發，印製版最好是直立安裝，板與板之間的距離一般不應小於2cm，而且器件在印製版上的排列方式應遵循一定的規則： ·對於採用自由對流空氣冷卻的設備，最好是將集成電路（或其它器件）按縱長方式排列；對於採用強制空氣冷卻的設備，最好是將集成電路（或其它器件）按橫長方式排。 ·同一塊印製板上的器件應儘可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集成電路、電解電容等）放在冷卻氣流的最上流（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻氣流最下游。 ·在水平方向上，大功率器件盡量靠近印製板邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印製板上方布置，以便減少這些器件工作時對其它器件溫度的影響。

·對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的底部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平面上交錯布局。 ·設備內印製板的散熱主要依靠空氣流動，所以在設計時要研究空氣流動路徑，合理配置器件或印製電路板。空氣流動時總是趨向於阻力小的地方流動，所以在印製電路板上配置器件時，要避免在某個區域留有較大的空域。

六、電磁干擾的屏蔽方法

電磁兼容(EMC)是指「一種器件、設備或系統的性能，它可以使其在自身環境下正常工作並且同時不會對此環境中任何其他設備產生強烈電磁干擾(IEEE C63.12-1987)。」對於無線收發設備來說，採用非連續頻譜可部分實現EMC性能，但是很多有關的例子也表明EMC並不總是能夠做到。例如在筆記本電腦和測試設備之間、印表機和台式電腦之間以及蜂窩電話和醫療儀器之間等都具有高頻干擾，我們把這種干擾稱為電磁干擾(EMI)。

1、EMC問題來源

所有電器和電子設備工作時都會有間歇或連續性電壓電流變化，有時變化速率還相當快，這樣會導致在不同頻率內或一個頻帶間產生電磁能量，而相應的電路則會將這種能量發射到周圍的環境中。

EMI有兩條途徑離開或進入一個電路：輻射和傳導。信號輻射是通過外殼的縫、槽、開孔或其他缺口泄漏出去；而信號傳導則通過耦合到電源、信號和控制線上離開外殼，在開放的空間中自由輻射，從而產生干擾。

很多EMI抑制都採用外殼屏蔽和縫隙屏蔽結合的方式來實現，大多數時候下面這些簡單原則可以有助於實現EMI屏蔽：從源頭處降低干擾；通過屏蔽、過濾或接地將干擾產生電路隔離以及增強敏感電路的抗干擾能力等。EMI抑制性、隔離性和低敏感性應該作為所有電路設計人員的目標，這些性能在設計階段的早期就應完成。

對設計工程師而言，採用屏蔽材料是一種有效降低EMI的方法。如今已有多種外殼屏蔽材料得到廣泛使用，從金屬罐、薄金屬片和箔帶到在導電織物或卷帶上噴射塗層及鍍層(如導電漆及鋅線噴塗等)。無論是金屬還是塗有導電層的塑料，一旦設計人員確定作為外殼材料之後，就可著手開始選擇襯墊。

2、金屬屏蔽效率

可用屏蔽效率(SE)對屏蔽罩的適用性進行評估，其單位是分貝，計算公式為 SEdB=A+R+B

其中 A：吸收損耗(dB) R：反射損耗(dB) B：校正因子(dB)(適用於薄屏蔽罩內存在多個反射的情況)

一個簡單的屏蔽罩會使所產生的電磁場強度降至最初的十分之一，即SE等於20dB；而有些場合可能會要求將場強降至為最初的十萬分之一，即SE要等於100dB。

吸收損耗是指電磁波穿過屏蔽罩時能量損耗的數量，吸收損耗計算式為

AdB=1.314(f×σ×μ)1/2×t

其中 f：頻率(MHz) μ：銅的導磁率 σ：銅的導電率 t：屏蔽罩厚度

反射損耗(近場)的大小取決於電磁波產生源的性質以及與波源的距離。對於桿狀或直線形發射天線而言，離波源越近波阻越高，然後隨著與波源距離的增加而下降，但平面波阻則無變化(恆為377)。

相反，如果波源是一個小型線圈，則此時將以磁場為主，離波源越近波阻越低。波阻隨著與波源距離的增加而增加，但當距離超過波長的六分之一時，波阻不再變化，恆定在377處。

反射損耗隨波阻與屏蔽阻抗的比率變化，因此它不僅取決于波的類型，而且取決於屏蔽罩與波源之間的距離。這種情況適用於小型帶屏蔽的設備。

近場反射損耗可按下式計算

R(電)dB=321.8-(20×lg r)-(30×lg f)-[10×lg(μ/σ)] R(磁)dB=14.6+(20×lg r)+(10×lg f)+[10×lg(μ/σ)]

其中 r：波源與屏蔽之間的距離。

SE算式最後一項是校正因子B，其計算公式為

B=20lg[-exp(-2t/σ)]

此式僅適用於近磁場環境並且吸收損耗小於10dB的情況。由於屏蔽物吸收效率不高，其內部的再反射會使穿過屏蔽層另一面的能量增加，所以校正因子是個負數，表示屏蔽效率的下降情況。

3、EMI抑制策略

只有如金屬和鐵之類導磁率高的材料才能在極低頻率下達到較高屏蔽效率。這些材料的導磁率會隨著頻率增加而降低，另外如果初始磁場較強也會使導磁率降低，還有就是採用機械方法將屏蔽罩作成規定形狀同樣會降低導磁率。綜上所述，選擇用於屏蔽的高導磁性材料非常複雜，通常要向EMI屏蔽材料供應商以及有關諮詢機構尋求解決方案。

在高頻電場下，採用薄層金屬作為外殼或內襯材料可達到良好的屏蔽效果，但條件是屏蔽必須連續，並將敏感部分完全遮蓋住，沒有缺口或縫隙(形成一個法拉第籠)。然而在實際中要製造一個無接縫及缺口的屏蔽罩是不可能的，由於屏蔽罩要分成多個部分進行製作，因此就會有縫隙需要接合，另外通常還得在屏蔽罩上打孔以便安裝與插卡或裝配組件的連線。

設計屏蔽罩的困難在於製造過程中不可避免會產生孔隙，而且設備運行過程中還會需要用到這些孔隙。製造、面板連線、通風口、外部監測窗口以及面板安裝組件等都需要在屏蔽罩上打孔，從而大大降低了屏蔽性能。儘管溝槽和縫隙不可避免，但在屏蔽設計中對與電路工作頻率波長有關的溝槽長度作仔細考慮是很有好處的。

任一頻率電磁波的波長為: 波長(λ)=光速(C)/頻率(Hz)

當縫隙長度為波長(截止頻率)的一半時，RF波開始以20dB/10倍頻(1/10截止頻率)或6dB/8倍頻(1/2截止頻率)的速率衰減。通常RF發射頻率越高衰減越嚴重，因為它的波長越短。當涉及到最高頻率時，必須要考慮可能會出現的任何諧波，不過實際上只需考慮一次及二次諧波即可。

一旦知道了屏蔽罩內RF輻射的頻率及強度，就可計算出屏蔽罩的最大允許縫隙和溝槽。例如如果需要對1GHz(波長為300mm)的輻射衰減26dB，則150mm的縫隙將會開始產生衰減，因此當存在小於150mm的縫隙時，1GHz輻射就會被衰減。所以對1GHz頻率來講，若需要衰減20dB，則縫隙應小於15 mm(150mm的1/10)，需要衰減26dB時，縫隙應小於7.5 mm(15mm的1/2以上)，需要衰減32dB時，縫隙應小於3.75 mm(7.5mm的1/2以上)。

可採用合適的導電襯墊使縫隙大小限定在規定尺寸內，從而實現這種衰減效果。

定在規定尺寸內，從而實現這種衰減效果。

4、屏蔽設計難點

由於接縫會導致屏蔽罩導通率下降，因此屏蔽效率也會降低。要注意低於截止頻率的輻射其衰減只取決於縫隙的長度直徑比，例如長度直徑比為3時可獲得100dB的衰減。在需要穿孔時，可利用厚屏蔽罩上面小孔的波導特性；另一種實現較高長度直徑比的方法是附加一個小型金屬屏蔽物，如一個大小合適的襯墊。上述原理及其在多縫情況下的推廣構成多孔屏蔽罩設計基礎。

多孔薄型屏蔽層：多孔的例子很多，比如薄金屬片上的通風孔等等，當各孔間距較近時設計上必須要仔細考慮。下面是此類情況下屏蔽效率計算公式

SE=[20lg (fc/o/σ)]-10lg n 其中 fc/o：截止頻率 n：孔洞數目

注意此公式僅適用於孔間距小於孔直徑的情況，也可用於計算金屬編織網的相關屏蔽效率。

接縫和接點：電焊、銅焊或錫焊是薄片之間進行永久性固定的常用方式，接合部位金屬表面必須清理乾淨，以使接合處能完全用導電的金屬填滿。不建議用螺釘或鉚釘進行固定，因為緊固件之間接合處的低阻接觸狀態不容易長久保持。

導電襯墊的作用是減少接縫或接合處的槽、孔或縫隙，使RF輻射不會散發出去。EMI襯墊是一種導電介質，用於填補屏蔽罩內的空隙並提供連續低阻抗接點。通常EMI襯墊可在兩個導體之間提供一種靈活的連接，使一個導體上的電流傳至另一導體。

封孔EMI襯墊的選用可參照以下性能參數： ·特定頻率範圍的屏蔽效率 ·安裝方法和密封強度 ·與外罩電流兼容性以及對外部環境的抗腐蝕能力。 ·工作溫度範圍 ·成本

大多數商用襯墊都具有足夠的屏蔽性能以使設備滿足EMC標準，關鍵是在屏蔽罩內正確地對墊片進行設計。

墊片系統：一個需要考慮的重要因素是壓縮，壓縮能在襯墊和墊片之間產生較高導電率。襯墊和墊片之間導電性太差會降低屏蔽效率，另外接合處如果少了一塊則會出現細縫而形成槽狀天線，其輻射波長比縫隙長度小約4倍。

確保導通性首先要保證墊片表面平滑、乾淨並經過必要處理以具有良好導電性，這些表面在接合之前必須先遮住；另外屏蔽襯墊材料對這種墊片具有持續良好的粘合性也非常重要。導電襯墊的可壓縮特性可以彌補墊片的任何不規則情況。

所有襯墊都有一個有效工作最小接觸電阻，設計人員可以加大對襯墊的壓縮力度以降低多個襯墊的接觸電阻，當然這將增加密封強度，會使屏蔽罩變得更為彎曲。大多數襯墊在壓縮到原來厚度的30%至70%時效果比較好。因此在建議的最小接觸面範圍內，兩個相向凹點之間的壓力應足以確保襯墊和墊片之間具有良好的導電性。

另一方面，對襯墊的壓力不應大到使襯墊處於非正常壓縮狀態，因為此時會導致襯墊接觸失效，並可能產生電磁泄漏。與墊片分離的要求對於將襯墊壓縮控制在製造商建議範圍非常重要，這種設計需要確保墊片具有足夠的硬度，以免在墊片緊固件之間產生較大彎曲。在某些情況下，可能需要另外一些緊固件以防止外殼結構彎曲。

壓縮性也是轉動接合處的一個重要特性，如在門或插板等位置。若襯墊易於壓縮，那麼屏蔽性能會隨著門的每次轉動而下降，此時襯墊需要更高的壓縮力才能達到與新襯墊相同的屏蔽性能。在大多數情況下這不太可能做得到，因此需要一個長期EMI解決方案。

如果屏蔽罩或墊片由塗有導電層的塑料製成，則添加一個EMI襯墊不會產生太多問題，但是設計人員必須考慮很多襯墊在導電錶面上都會有磨損，通常金屬襯墊的鍍層表面更易磨損。隨著時間增長這種磨損會降低襯墊接合處的屏蔽效率，並給後面的製造商帶來麻煩。

如果屏蔽罩或墊片結構是金屬的，那麼在噴塗拋光材料之前可加一個襯墊把墊片表面包住，只需用導電膜和卷帶即可。若在接合墊片的兩邊都使用卷帶，則可用機械固件對EMI襯墊進行緊固，例如帶有塑料鉚釘或壓敏粘結劑(PSA)的「C型」襯墊。襯墊安裝在墊片的一邊，以完成對EMI的屏蔽。

5、襯墊及附件

目前可用的屏蔽和襯墊產品非常多，包括鈹-銅接頭、金屬網線(帶彈性內芯或不帶)、嵌入橡膠中的金屬網和定向線、導電橡膠以及具有金屬鍍層的聚氨酯泡沫襯墊等。大多數屏蔽材料製造商都可提供各種襯墊能達到的SE估計值，但要記住SE是個相對數值，還取決於孔隙、襯墊尺寸、襯墊壓縮比以及材料成分等。襯墊有多種形狀，可用於各種特定應用，包括有磨損、滑動以及帶鉸鏈的場合。目前許多襯墊帶有粘膠或在襯墊上面就有固定裝置，如擠壓插入、管腳插入或倒鉤裝置等。

各類襯墊中，塗層泡沫襯墊是最新也是市面上用途最廣的產品之一。這類襯墊可做成多種形狀，厚度大於0.5mm，也可減少厚度以滿足UL燃燒及環境密封標準。還有另一種新型襯墊即環境/EMI混合襯墊，有了它就可以無需再使用單獨的密封材料，從而降低屏蔽罩成本和複雜程度。這些襯墊的外部覆層對紫外線穩定，可防潮、防風、防清洗溶劑，內部塗層則進行金屬化處理並具有較高導電性。最近的另外一項革新是在EMI襯墊上裝了一個塑料夾，同傳統壓制型金屬襯墊相比，它的重量較輕，裝配時間短，而且成本更低，因此更具市場吸引力。