怎樣進行電路板的抗干擾設計

抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的雜訊干擾，以免影響其他系統或裝置正常工作。因此提高系統的抗干擾能力也是該系統設計的一個重要環節。

系統抗干擾設計

抗干擾問題是現代電路設計中一個很重要的環節，它直接反映了整個系統的性能和工作的可靠性。在飛輪儲能系統的電力電子控制中，由於其高壓和低壓控制信號同時並存，而且功率晶體管的瞬時開關也產生很大的電磁干擾，因此提高系統的抗干擾能力也是該系統設計的一個重要環節。

形成干擾的主要原因有如下幾點： 1）干擾源，是指產生干擾的元件、設各或信號，用數字語言描述是指du／dt、di／dt大的地方。干擾按其來源可分為外部干擾和內部干擾：外部干擾是指那些與儀錶的結構無關，由使用條件和外界環境因素決定的干擾，如雷電、交流供電、電機等；內部干擾是由儀錶結構布局及生產工藝決定的，如多點接地選成的電位差引起的干擾、寄生振蕩引起的干擾、尖峰或振鈴雜訊引起的干擾等。

2）敏感器件，指容易被干擾的對象，如微控制器、存貯器、A／D轉換、弱信號處理電路等。

3）傳播路徑，是干擾從干擾源到敏感器件傳播的媒介，典型的干擾傳播路徑是通過導線的傳導、電磁感應、靜電感應和空間的輻射。

　　抗干擾設計的基本任務是系統或裝置既不因外界電磁干擾影響而誤動作或喪失功能，也不向外界發送過大的雜訊干擾，以免影響其他系統或裝置正常工作。其設計一般遵循下列三個原則：抑制雜訊源，直接消除干擾產生的原因；切斷電磁干擾的傳播途徑，或者提高傳遞途徑對電磁干擾的衰減作用，以消除雜訊源和受擾設各之間的雜訊耦合；加強受擾設各抵抗電磁干擾的能力，降低雜訊敏感度。目前，對系統的採用的抗干擾技術主要有硬體抗干擾技術和軟體抗干擾技術。

1）硬體抗干擾技術的設計。飛輪儲能系統的逆變電路高達20kHz的載波信號決定了它會產生雜訊，這樣系統中電力電子裝置所產生的雜訊和諧波問題就成為主要的干擾，它們會對設備和附近的儀錶產生影響，影響的程度與其控制系統和設各的抗干擾能力、接線環境、安裝距離及接地方法等因素有關。

　　轉換器產生的PWM信號是以高速通斷DC電壓來控制輸出電壓波形的。急劇的上升或下降的輸出電壓波包含許多高頻分量，這些高頻分量就是產生雜訊的根源。雖然雜訊和諧波都對電子設各運行產生不良影響，但是兩者還是有區別的：諧波通常是指50次以下的高頻分量，頻率為2～3kHz；而雜訊卻為10kHz甚至更高的高頻分量。雜訊一般要分為兩大類：一類是由外部侵入到飛輪電池的電力電子裝置，使其誤動作：另一類是該裝置本身由於高頻載波產生的雜訊，它對周圍電子、電信設各產生不良影響。

　　減低雜訊影響的一般辦法有改善動力線和信號線的布線方式，控制信號用的信號線必須選用屏蔽線，屏蔽線外皮接地。為防止外部雜訊侵入，可以採取以下的措施：使該電力電子裝置遠離雜訊源、信號線採取數字濾波和屏蔽線接地。

　　雜訊的衰減技術有如下幾點：

①電線雜訊的衰減的方法：在交流輸入端接入無線電雜訊濾波器；在電源輸入端和逆變器輸出端接入線雜訊濾波器，該濾波器可由鐵心線圈構成；將無線電雜訊濾波器和線雜訊濾波器聯合使用；在電源側接人LC濾波器。

②逆變器至電機配線雜訊輻射衰減，可採取金屬導線管和金屬箱通過接地來切斷雜訊輻射。

③飛輪電力電子裝置的輻射雜訊的衰減，通常其雜訊輻射是很小的，但是如果周圍的儀器對雜訊很敏感，則應把該裝置裝入金屬箱內屏蔽起來。

　　對於模擬電路干擾的抑制，由於電路中有要測量的電流、電壓等模擬量，其輸出信號都是微弱的模擬量信號，極易受干擾影響，在傳輸線附近有強磁場時，信號線將有較大的交流雜訊。可以通過在放大器的輸入、輸出之間並聯一個電容，在輸入端接入有源低通濾波器來有效地抑制交流雜訊。此外，在A／D變換時，數字地線和模擬電路地線分開，在輸入端加入箝位二極體，防止異常過壓信號。

而數字電路常見的干擾有電源雜訊、地線雜訊、串擾、反射和靜電放電雜訊。為抑制雜訊，應注意輸入與輸出線路的隔離，線路的選擇、配線、器件的布局等問題。輸入信號的處理是抗干擾的重要環節，大量的干擾都是從此侵入的。

一般可以從以下幾個方面採取措施：

①接點抖動干擾的抑制；多餘的連接線路要盡量短，盡量用相互絞合的屏蔽線作輸入線，以減少連線產生的雜散電容和電感；避免信號線與動力線、數據線與脈衝線接近。

②採用光電隔離技術，並且在隔離器件上加RC電路濾波。

③認真妥善處理好接地問題，如模擬電路地與數字電路地要分開，印製板上模擬電路與數字電路應分開，大電流地應單獨引至接地點，印製板地線形成網格要足夠寬等。

軟體抗干擾技術

除了硬體上要採取一系列的抗干擾措施外，在軟體上也要採取數字濾波、設置軟體陷阱、利用看門狗程序冗餘設計等措施使系統穩定可靠地運行。特別地，當儲能飛輪處於某一工作狀態的時間較長時，在主循環中應不斷地檢測狀態，重複執行相應的操作，也是增強可靠性的一個方法。

電路板設計

由於DSP、CPU等晶元工作頻率較高，即使電路原理圖設計正確，若印製電路板設計不當，也會對晶元的可靠性產生不利影響。例如，如果印製板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射雜訊。因此，在設計印製電路板時，應注意採用正確的方法。

1）地線設計。在電路中，接地是控制干擾的重要方法，如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。在一塊電路板上，DSP、CPU同時集成了數字電路和模擬電路，設計電路板時，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。盡量加粗接地線，同時將接地線構成閉環路。

2）配置去耦電容。在直流電源迴路中，負載的變化會引起電源雜訊。例如在數字電路中，當電路從一個狀態轉換為另一種狀態時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的雜訊電壓。配置去耦電容可以抑制因負載變化而產生的雜訊，是DSP電路板的可靠性設計的一種常規做法：電源輸人端可跨接一個10～100μF的電解電容器；為每個集成電路晶元配置一個0.01 μF的陶瓷電容器；對於關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶元的電源線和地線間直接接入去耦電容。注意去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

大多數資料有提到過，去耦電容就近放置，是從減小迴路電感的角度去談及擺放問題，其實還有一個原則就是去耦半徑的問題，如果電容離著晶元位置較遠，超過去耦半徑，會起不到去耦效果。

考慮去耦半徑的最好辦法就是考察雜訊源和電容補償電流之間的相位關係。當晶元對電流的需求發生變化時，會在電源平面的一個很小的局部區域內產生電壓擾動，電容要補償這一電流（電壓），就必須感知到這一電壓擾動。信號在介質中傳播需要一定的時間，因此發生局部電壓擾動到電容感知到需要有一定的時間延遲，因此必然造成雜訊源和電容補償電流之間的相位上的不一致。特定的電容，對與它自諧振頻率相同的雜訊補償效果最好，我們以這個頻率來衡量這種相位關係。當擾動區到電容的距離到達時，補償電流的相位為和雜訊源相位剛好差180°，即完全反相，此時補償電流不再起作用，去耦作用失效，補償的能量無法及時送達，為了能有效傳遞補償能量，應使雜訊源和補償電流之間的相位差儘可能的小，最好是同相位的。距離越近，相位差越小，補償能量傳遞越多，如果距離為0，則補償能量百分之百傳遞到擾動區，這就要求雜訊源距離電容儘可能得近。

對於大電容，因為其諧振頻率很低，對應的波長非常長，因為去耦半徑很大，所以不用去怎麼關心大電容在電路板上的放置位置的原因，對於小電容，因為去耦半徑很小，需要靠近去耦的晶元。

3）電路板器件的布置。在器件布置方面與其他邏輯電路一樣，應把相互有關的器件盡量放得靠近些，這樣可以獲得較好的抗雜訊效果。時鐘發生器、晶振和CPU的時鐘輸人端都易產生雜訊，這些器件要相互靠近些，同時遠離模擬器件。

電路抗干擾設計原則匯總：

1.電源線的設計

（1） 選擇合適的電源

（2） 盡量加寬電源線

（3） 保證電源線、底線走向和數據傳輸方向一致

（4） 使用抗干擾元器件

（5） 電源入口添加去耦電容（10~100uf）

2.地線的設計

（1） 模擬地和數字地分開

（2） 盡量採用單點接地

（3） 盡量加寬地線

（4） 將敏感電路連接到穩定的接地參考源

（5） 對pcb板進行分區設計，把高帶寬的雜訊電路與低頻電路分開

（6） 盡量減少接地環路（所有器件接地後回電源地形成的通路叫「地線環路」）的面積

3.元器件的配置

（1） 不要有過長的平行信號線

（2） 保證pcb的時鐘發生器、晶振和cpu的時鐘輸入端盡量靠近，同時遠離其他低頻器件

（3） 元器件應圍繞核心器件進行配置，盡量減少引線長度

（4） 對pcb板進行分區布局

（5） 考慮pcb板在機箱中的位置和方向

（6） 縮短高頻元器件之間的引線

4.去耦電容的配置

（1） 每10個集成電路要增加一片充放電電容（10uf）

（2） 引線式電容用於低頻，貼片式電容用於高頻

（3） 每個集成晶元要布置一個0.1uf的陶瓷電容

（4） 對抗雜訊能力弱，關斷時電源變化大的器件要加高頻去耦電容

（5） 電容之間不要共用過孔

（6） 去耦電容引線不能太長

5.降低雜訊和電磁干擾原則

（1） 盡量採用45°折線而不是90°折線（盡量減少高頻信號對外的發射與耦合）

（2） 用串聯電阻的方法來降低電路信號邊沿的跳變速率

（3） 石英晶振外殼要接地

（4） 閑置不用的們電路不要懸空

（5） 時鐘垂直於IO線時干擾小

（6） 盡量讓時鐘周圍電動勢趨於零

（7） IO驅動電路盡量靠近pcb的邊緣

（8） 任何信號不要形成迴路

（9） 對高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略

（10） 通常功率線、交流線盡量在和信號線不同的板子上

6.其他設計原則

（1）CMOS的未使用引腳要通過電阻接地或電源

（2）用RC電路來吸收繼電器等原件的放電電流

（3）匯流排上加10k左右上拉電阻有助於抗干擾

（4）採用全解碼有更好的抗干擾性

（5）元器件不用引腳通過10k電阻接電源

（6）匯流排盡量短，盡量保持一樣長度

（7）兩層之間的布線盡量垂直

（8）發熱元器件避開敏感元件

（9）正面橫向走線，反面縱向走線，只要空間允許，走線越粗越好（僅限地線和電源線）

（10）要有良好的地層線，應當盡量從正面走線，反面用作地層線

（11）保持足夠的距離，如濾波器的輸入輸出、光耦的輸入輸出、交流電源線和弱信號線等

（12）長線加低通濾波器。走線盡量短截，不得已走的長線應當在合理的位置插入C、RC、或LC低通濾波器。

（13）除了地線，能用細線的不要用粗線。

7.布線寬度和電流

一般寬度不宜小於0.2.mm（8mil)

在高密度高精度的pcb上，間距和線寬一般0.3mm(12mil)

當銅箔的厚度在50um左右時，導線寬度1~1.5mm(60mil) = 2A

公共地一般80mil,對於有微處理器的應用更要注意

8.電源線盡量短，走直線，最好走樹形，不要走環形

9.布局 首先，要考慮PCB尺寸大小。PCB尺寸過大時，印製線條長，阻抗增加，抗雜訊能力下降，成本也增加;過小，則散熱不好，且鄰近線條易受干擾。

在確定PCB尺寸後.再確定特殊元件的位置。最後，根據電路的功能單元，對電路的全部元器件進行布局。 在確定特殊元件的位置時要遵守以下原則：(1)儘可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。

(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。

(3)重量超過15g的元器件、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。

(4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印製板上方便於調節的地方;若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。

(5)應留出印製扳定位孔及固定支架所佔用的位置。

根據電路的功能單元.對電路的全部元器件進行布局時，要符合以下原則：(1)按照電路的流程安排各個功能電路單元的位置，使布局便於信號流通，並使信號儘可能保持一致的方向。

(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線和連接。

(3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應儘可能使元器件平行排列。這樣，不但美觀.而且裝焊容易.易於批量生產。

(4)位於電路板邊緣的元器件，離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大於200x150mm時.應考慮電路板所受的機械強度。10.布線

布線的原則如下：(1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發生反饋藕合。

(2)印製攝導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.05mm、寬度為 1 ~ 15mm 時.通過 2A的電流，溫度不會高於3℃，因此.導線寬度為1.5mm可滿足要求。對於集成電路，尤其是數字電路，通常選0.02~0.3mm導線寬度。當然，只要允許，還是儘可能用寬線.尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路，尤其是數字電路，只要工藝允許，可使間距小至5~8mm。

(3)印製導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則.長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀.這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。

11.焊盤焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。

12.PCB及電路抗干擾措施印製電路板的抗干擾設計與具體電路有著密切的關係，這裡僅就PCB抗干擾設計的幾項常用措施做一些說明。13.電源線設計根據印製線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助於增強抗雜訊能力。

14.地線設計地線設計的原則是：(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地。高頻電路宜採用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。

(2)接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍於印製板上的允許電流。如有可能，接地線應在2~3mm以上。

(3)接地線構成閉環路。只由數字電路組成的印製板，其接地電路布成團環路大多能提高抗雜訊能力。15.退藕電容配置PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是： (1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個集成電路晶元都應布置一個0.01pF的瓷片電容，如遇印製板空隙不夠，可每4~8個晶元布置一個1 ~ 10pF的但電容。

(3)對於抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在晶元的電源線和地線之間直接接入退藕電容。

(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。 此外，還應注意以下兩點： (1)在印製板中有接觸器、繼電器、按鈕等元件時.操作它們時均會產生較大火花放電，必須採用附圖所示的 RC 電路來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~47UF。(2)CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。