直接數字式頻率合成器(DDS)的基本原理

相比於普通信號源，頻率合成器通常頻譜更純、相位雜訊更低、頻率的切換更快，可分為直接式頻率合成器、間接式頻率合成器以及直接數字式頻率合成器。

直接式頻率合成器

直接式頻率合成器由混頻器、倍頻器和分頻器等組成，對標準頻率源進行加減乘除等必要的算術操作，再通過放大、濾波後分離選出需要的頻率信號。

直接式頻率合成器設計複雜、效率低下，輸出的頻率是離散調諧而不是連續調諧的，產生的虛假頻率也可能很多。它的頻率選擇速度取決於射頻轉換速度和在濾波器中的傳播，一般為幾十到幾百納秒級。

間接式頻率合成器

間接式頻率合成器是利用鎖相環(PLL)原理，用標準頻率源來控制壓控振蕩器得到需要的頻率。它有模擬和數字之分，但是多採用數字式鎖相環，從而實現特定場合的高性能頻率源。

相比於直接式頻率合成器，它的電路相對簡單、體積小、重量輕、較省電等特定，但是其頻率的切換速度較慢，達到幾十微秒以上，並且環路還存在失鎖的可能。

直接數字式頻率合成器

隨著數字技術和MMIC技術的高速發展，直接數字式頻率合成器(DDS)已廣泛應用於信號產生器、電子戰、數據數字傳輸等場合。其關鍵部件包括：數模轉換器、相位累加器、存儲器等。

DDS的優點有：頻率轉換速度快、頻率步長精確、相位連續、輸出平衡無瞬變過程，同時它還具有結構簡單、體積小、重量輕和成本低等優點。

基本原理

DDS系統的核心是相位累加器，其內容會在每個時鐘周期更新，存儲在相位寄存器中的數字M就會累加至相位寄存器中，相位累加器的截斷輸出用作正弦(或餘弦)查找表的地址，每個地址對應正弦波從0~360度的一個相位點，相位信息通過查找表映射至數字幅度字，進而驅動DAC。

對於n位的相位累加器，存在2的n次方個可能的相位點，如果時鐘頻率為fc，則輸出正弦波的頻率計算公式如上圖中所示。

在實際DDS系統中，通常相位輸出會被截斷，這樣可以大大減小查找表的大小，並且不會影響頻率解析度，但是會最終輸出會增加相位雜訊。

當改變M的值，頻率可以立即改變，不會出現相位不連續，載入頻率字到緩存寄存器所需的時鐘周期數決定了輸出頻率的最大改變速率。

頻率混疊

由奈奎斯特採樣準則可知，時鐘頻率(採樣頻率)必須為輸出頻率的兩倍以上，實際最高輸出頻率限制在1/3時鐘頻率範圍內。

如圖假設輸出頻率為30MHz，時鐘頻率100MHz，在重構DAC後需要加一個抗混疊濾波器(LPF)，用以濾除混疊的頻率(100-30=70MHz)。

但是，DDS的輸出頻率的高階諧波也會因混疊折回帶內，無法通過抗混疊濾波器去除，例如第三個諧波90MHz摺疊的10MHz和第四個諧波120MHz摺疊的20MHz。

推薦閱讀：