為什麼要TX RX分層?

為什麼要TX RX分層?

對於TX、RX分層這件事,我常會聽到3種聲音:

「什麼是分層?額……那你看著辦嘍」

「為什麼讓我分層,以前的產品都沒分層,不也跑得好好的嗎?」

「為什麼不給我分層,別人都說要分層,你這樣做,我的產品到時候不會出問題嗎?」

對於第一種看著辦型的佛系客戶,個人表示很喜歡!那是相當信任我們呀~~

對於後面兩種聲音:分層的意義是什麼?什麼情況必須分層?今天就來答疑解惑,用數據說話。

1. 非過孔區域,TX、RX同層走線

我們所說的TX、RX分層,主要為了解決BGA區域、連接器區域的過孔與線的串擾,在BGA出線時TX、RX實現了分層,那麼在BGA外部自然而然也是分層的。

我們先看看BGA外部TX、RX不分層(即TX、RX同層走線)的情況,串擾有多大。

在上圖所示的結構中,TX、RX同層布線,差分線的線寬/線距一樣,W/S1=6mil/9mil,當TX、RX之間的線間距S2沒有按照3W或5H的線間距做,而是小於3W時(模擬用15mil),走線長度1inch時,TX與RX之間的近端串擾NEXT的量在48dB,如下圖所示:

圖1:線對線的串擾@1inch

圖1:線對線的串擾@20inch

從上面圖1、2可以看到,只要按照常規3W或5H的線間距去要求TX與Rx之間的距離,近端串擾、遠端串擾量在45dB以下,並不大,是可以接受的。

2. 過孔區域,TX、RX同層走線

BGA區域、連接器區域是一個道理,都是過孔集中區域,且過孔之間的間距固定,Trace只能在狹小空間里穿過。下面我們就僅以BGA區域為例進行說明。

任何產品都要用晶元,有晶元就繞不開BGA區域布線問題。假如TX、RX不分層,而採用同層出線,比如下圖所示,TX、RX都從layer6出線:

BGA區域最常用的換層過孔是0.2mm的Via(具體尺寸是完成孔徑8mil、焊盤直徑18mil、反焊盤直徑27mil)。

在這種情況下,在12.5GHz處TX對RX的近端串擾量是47.5dB。

當然有同學會覺得47.5dB的近端串擾依然很小啊,但是這47.5dB聯繫實際產品,看看情況如何?

情況1:在實際產品中,在BGA區域TX信號是晶元剛剛發出來的未經衰減,信號幅度高達800~1200mVpp,但是RX信號是翻山越嶺、跑了二三十inch,信號幅度只有100mVpp,情況差的只有80mVpp。80mVpp的柔弱信號是否扛得住來自1200mVpp壯漢的小拳拳?

情況2:BGA區域都是把TX/RX pin map集中在一起,意思就是80mVpp的RX信號左右各站了一個1200mVpp的TX壯漢,兩個壯漢左右開弓的小拳拳,是否還扛得住?

情況3:再配合背板,至少要涉及兩個連接器,有時可能需要穿過多個其它線卡的連接器,也就是說80mVpp的Rx信號在到達接收晶元端之前,已經挨了各種規格的小拳拳,有來自1000mVpp的、來自800mVpp的、600mVpp的……

情況4:加工環節的層偏,會讓1200mVpp的TX信號貼近80mVpp的RX,小拳拳近了,打的更疼了。

總結下來就是:不同的鏈路對於47.5dB@12.5GHz的串擾容忍度是不同的,比如下圖所示,當通道插損只有11dB時,它能扛8個47.5dB @12.5GHz的串擾,但是當你的通道插損達到20dB時,連4個47.5dB @12.5GHz的串擾都扛不住了的。

如果我們在考慮層偏的惡化效果,比如層偏3mil,使得線離過孔更近了,如下圖所示:

同樣通道插損只有11dB時,在同樣的布線情況下,只是在生產加工環節發生了層偏,原本能抗8個47.5dB @12.5GHz的串擾,現在連4個都扛不住了。層偏量對串擾的影響會使得預計的系統裕量急劇減小!

對於信號速率不高、RX走線長度不長、只經過一兩個過孔區域的情況下,換句話說,就是Rx自身體質不錯,扛揍,在加上旁邊的小拳拳也不多的情況下,可以TX/RX同層。不同的系統能扛不同的串擾,只是在前期如果實行了TX、Rx分層,能省很多事。


推薦閱讀:

LDO電源電路設計
如何改善線路板板彎板翹
小型可調電源設計(1)-科普篇
DDR3布線設計要點總結

TAG:硬體工程師 | 電路設計 | 產品設計硬體 |