USB等高速差分信號到底需不需要包地？

來自專欄專治pcb疑難雜症

硬體李工，Layout劉工的疑難雜症：

USB差分信號到底需不需要包地？對於李工來說，是非常想包地，而Layout張工則表示板上由於布線空間影響，根本就沒有完整的空間包地。李工和張工同時諮詢楊醫生，是否有必要包地，如果不包地有沒有風險？

楊醫生回復：其實高速走線的設計跟包地真的沒有多大關係，真正有關係的是信號間的干擾，專業術語也叫串擾，包地只是解決串擾的其中一個手段。如果串擾問題沒有或者說是沒影響，其實包地和不包地都可以。（高速信號一般都是多層板，有參考平面，這裡大家就不要用兩層板去和楊醫生打太極）

李工和劉工都同意這個觀點，但是還是不知道到底要不要包地？

楊醫生回復：如果在包地和不包地都能滿足信號質量的情況下，有兩種選擇，一個是很好，一個是更好。作為一名合格甚至優秀的設計師，一定會選擇好，而包地則是更好的那一個。BUT請特別注意：如果另外一個不是更好，而是變成了比較好甚至是差，那你還不如去選擇很好的那一個。這裡就是楊醫生的答案：包地如果可以包得很好，那麼就是更好，你應該選擇包。但是如果包地不完整，或者說是包地不合理，那麼就不是更好，或許更糟。楊醫生就建議不要去包地。因為對於高速信號線，在其設計合理的情況下不包地絕對也是可以滿足信號質量的。

困擾著李工和劉工的這個疑難雜症估計也困擾了絕大部分的PCB設計工程師，硬體工程師等等。所以楊醫生關於這個疑難雜症還特此做了下面的分析，用來解決大家的困惑。讓硬體工程師更了解PCB設計工程師，讓PCB設計工程師更加自信自己的設計。

加入包地線是如何減少串擾的？

楊醫生分析：包地線是位於攻擊性和被攻擊線之間的隔離線，它可以有效的減少信號之間的電容，插入屏蔽地線後信號與地耦合，不在與鄰近線耦合，使線間串擾大大降低。另外包地線不僅僅只是屏蔽了電場，附件動態線上的電流也在包地線上產生了方向相反的感應電流，包地線上的感應電流產生的磁力線進一步抵消了動態線在靜態線位置處所產生的雜散磁力線。

包地不完整是如何變得更糟的？

楊醫生分析：

其一：造成了額外的雜訊和干擾。

如果差分信號僅僅只是在兩邊加上細細的地線，又沒有加地過孔到平面，那麼這根細細的地線相當於在兩根信號線之間又增加了一根信號線，起到了一個橋的作用，把信號的干擾又傳導到下一根信號。另外如果沒有加地過孔或者只在一端加了，它就會有相當高的阻抗，這樣僅對低頻時的容性耦合有效。只有包地線完整的加上足夠的地孔到地平面，才會在高頻時對容性耦合和感性耦合都有效。如果包地線有開路，即多餘的地線頭，這時會在包地線上產生最大的EMI雜訊，同時在開路處還會形成天線效應。

其二：包地線會對阻抗產生影響。

增加了地線的同時，也改變了信號的電磁場分布，降低了信號線的阻抗（這個也可以用共面阻抗進行計算下），隨著信號性特性阻抗降低，同樣大小的電壓，信號將會流過更大的電流，這點對EMC是不利的。同時如果部分包地，部分不包地，阻抗也會不一致，可能會導致反射的發生。

經過模擬分析：1，當信號線到參考平面距離很小時，包地線對特性阻抗影響很小。2，當包地線距離適當加大時，包地線對信號線阻抗變化的影響逐漸減少。3，包地線的寬度對信號線阻抗影響不是很大。

附上楊醫生經典醫術：包地孔多遠距離打一個比較合適？

楊醫生回復：這裡有兩個經驗法則，其一，信號的上升時間的空間延伸里至少有三個過孔。例如：如果上升時間為0.7ns，空間延伸為0.7nsX6in/ns=4.2inch,

接著4.2/3=1.4inch， 那麼在1inch左右加一個地孔就比較合適。其二，按照每間隔信號的最高頻率分量的四分之一波長打孔。

關注楊醫生微信公眾號：專治pcb疑難雜症 （PCBDoctor） 解決遇到的各種PCB疑難雜症。

楊醫生簡介

楊醫生，80後，曾多次美國矽谷深造，高級PCB設計工程師，技術專家，曾獲得四項PCB設計專利；設計過的產品項目數量總和500+，設計的最大單板項目50000pin+，設計過32層的硬板PCB項目以及16+4的軟硬結合板項目，設計過1階，2階，3階以及任意階的HDI項目，擅長領域包括但不限於：PCB板級信號完整性分析，PCB板級電源完整性分析，PCB封裝計，PCB layout設計，PCB工藝分析，板級EMC電磁兼容分析；楊醫生醫道：治於無形而出於前。