新節點帶來的新問題 | 半導體行業觀察

來自專欄 半導體行業觀察

來源：本文由微信公眾號 半導體行業觀察（ID：icbank）翻譯自semiengineering，作者 ANN STEFFORA MUTSCHLER，謝謝。

先進工藝節點的推出正在加速而非放緩，這與器件微縮會因為成本上漲和在先進節點開發晶元的難度增加而開始減慢的預測相悖。

成本確實在上漲。設計規則的數量亦在上漲，這反應了由多重曝光、晶元上更多器件，以及與三維晶體管密度、更多的功能和細化電介質相關的更多相關物理效應所導致的複雜度的飆升。此外，在最先進的節點上是否有可使用的IP，這些IP是否使用代工廠最新的工藝流程進行了充分的測試和描述，這些問題的不確定性也增加了。

eSilicon公司IP工程副總裁Deepak Sabharwal表示：「過去，當你從一種技術遷移到另一種技術時，人們理解你已經完成了設計，所以這不是什麼大問題。你縮小電路圖，用新規則重新設計布局。技術節點只是一個數字，不管它是40nm還是90nm。本質上完全相同。在資源和工作量方面，人們同樣期望，如果在前一個節點做了一個設計，那麼這個設計可以重複使用，並快速推進到下一個節點。」

這在二維結構中非常有效，但隨著finFET的推出，它發生了顯著的變化。

Sabharwal表示：「因為器件垂直放置，所以現在限制矽片面積的是金屬層。代工廠一直在努力的是如何用比之前的節點更緊密的間距進入金屬層。現在的設計規則非常苛刻。設計規則手冊已經有數千頁了，而布局團隊正在絞盡腦汁地研究如何在不影響另一層的情況下進行更改。這就像多米諾效應，你在設計上做了一個小小的改變，它會產生10個影響。今天，設計如此緊密、如此精細地組合在一起，在各個地方都有嚴格的容差和裕度，事情變得非常艱難。」

這也意味著設計師和布局工程師需要每天一起工作，因為如果布局團隊在某個地方做了一個重大調整，它可能會在其他地方產生問題。然而，儘管問題堆積如山，但通常情況下，一些公司的遷移計劃卻正在加速。

Cadence公司IP部門業務發展總監Tom Wong表示：「從90nm遷移到65nm幾乎花了4年時間。從65nm到55nm，再到40nm，差不多用了3年。即使從40nm平面遷移到28nm（HKMG）也需要大約三年的時間。然後，事情發生了變化。從28nm HKMG到20nm大約用了兩年時間。然後，遷移開始加速。從20nm HKMG到16nm finFET不到兩年。從16nm到14nm的時間不到1年，然後到了10nm。我們目前位於7nm，即便10nm晶片不到一年前才剛剛開始生產。」

Wong表示，隨著技術達到這些精細的幾何尺寸，人們預計將會有更少的代工廠參與這次遷移，原因在於新晶圓廠的大量研發和巨大的資本支出成本。「現實情況卻大不相同。至少有四家主流公司/代工廠正在參與16nm和更精細的幾何尺寸。即使在7nm，也至少有三家公司爭奪領先地位。」

經濟因素

節點遷移的經濟效應對設計流程的上游影響更大。晶元產業依賴於IP的重複使用——或者更準確地說，節點之間更準確的IP遷移——以使其在經濟上可行。這變得難以維持。

Wong表示：「當你從一個幾何尺寸移動到下一個更精細的幾何尺寸時，當標稱Vdd從0.8V降至0.7V時會發生什麼？這將使你的簡單IP遷移項目變成針對複雜IP（如高速SerDes）的全面重新設計。同時，你的設計裕度會更小，時序收斂更複雜，還要更多地考慮管理模擬中的OCV（片上變化）。這往往會提高IP實現的成本，並延長部署時間。」

更糟的是，對於高級節點的許多SoC開發、設計支持和IP支持，都是與工藝學習並行完成的。這意味著，當工藝最終成熟或新工藝準備批量生產時，可能需要進行IP更新。因此，不僅IP開發過程更加困難和昂貴，而且開發晶元的整個過程也變得更加昂貴。

eSilicon公司的Sabharwal表示：「從16/14nm降至7nm，我發現我們在資源方面的投入是1.5X。」

硬IP vs 軟IP，節點 vs半節點

在這個由規則所約束的不斷更新的世界中，硬IP遷移變得非常困難。

Arteris IP解決方案架構師Benny Winefeld表示：「當我們討論硬IP的遷移時，首先取決於它是否遷移到一個新的半節點，即所謂的nodelet，它被認為是一個增量變化，而非原始節點。全新的節點遷移總是很難，但過渡到半節點更加可行，因為它主要是光學微縮。DRC規則是類似的，各種電特性的增量也都是統一的，而且或多或少可以預測。」

Winefeld指出，台積電32nm到28nm的遷移就是一個很好的例子。「我並不是說它很容易，但它是完全可行的。在最近的一些節點中，DRC規則集的規模變得更大更複雜。另外，基本節點和節點之間的增量也增加了，所以它們不再相似。從我最近的經驗來看，台積電16和台積電12應該是一個漸進的步驟，二者不再相似，有相當大的差別。如果你想用一個智能工具來做一個自動轉化，那就是對多邊形進行調整，它們需要執行更複雜的轉換。這不是簡單地乘以0.8的線性比例就一切正常了。這不僅會突然違反物理規則，而且電氣特性也可能發生顯著變化，並且不再有效。在台積電12中，DRC規則不同，庫也不同。但即便如此，台積電12納米仍被認為是漸進式變化。」

推進一個完整的節點很困難，從16nm到7nm更加困難。Winefeld表示，這需要從雙重曝光轉變為計算設計平台，並採用完全不同的規則。

所有這些都體現在片上網路晶元中，片上網路晶元充當了CPU、緩存、加速器和存儲器的合成邏輯。

Winefeld表示：「矽片使我們能夠在同一顆裸片上做更多事情，但從設計的角度來看，你仍然可以將其稱為IP，因為SoC設計人員可以將此NoC用作構建模塊，而無需深入了解實現細節。只要它遵守這些協議、在邏輯上正確並滿足高級別系統要求（如延遲，帶寬和服務質量），那麼讓這個IP硬化就沒有什麼意義。如果你能想像出裸片的尺寸，那麼這個網路通常會浮在它連接的IP之間的通道中，而這些IP可以是硬的，也可以是軟的。但是，為了所有實際的目的，NoC是軟的。NoC的拓撲結構和布局差別很大，它是專門針對SoC設計的。 」

讓IP區塊一起工作只是問題的一部分。能夠在功能測試晶元中證明IP是另一回事。

ClioSoft公司營銷副總裁Ranjit Adhikary表示：「如果你是一個IP供應商，那麼你需要在所有較低節點上完成功能測試晶元，因為人們會要求這樣做。他們不太在意是IP是硬核還是軟核。他們想知道你是否完成了功能測試晶元。由於NRE成本高，這將成為一項挑戰。對於小公司而言，在沒有保證會得到大量訂單的情況下，把錢投到測試晶元上很難。另一方面，如果你是一家系統公司，你使用的是自己的IP，那麼這當然是有意義的。但是，你仍然需要了解它的成本，以及需要付出多少工作，因為將IP遷移到一個高級節點需要大量的工作。」

還要再加上一些驗證。

西門子公司Mentor事業部產品營銷總監John Ferguson表示：「這些問題肯定意味著需要進行大量額外的驗證，而你也要小心，不能在沒有真正檢查每一個小問題的影響的情況下盲目放棄一些東西。我猜測，這也意味著更多的早期測試，以確保結果有效。我們期待並希望用EUV光刻技術使事情變得更好更容易，我們也可以開始稍微緩和一些。而事實並非如此。

EUV可能會在一到兩個層面上提供一些緩和，但不是全部。相互依賴的東西太多，最終它無法解決這個問題。我們知道這很難。有很多高級別的東西，『嘿，這裡有很多好處。』但你會意識到，你是在為其他事情做交易。天下沒有免費的午餐。」

一個可能的解決方案已經在先進設計中得到了推動，這涉及到在不同工藝節點上開發的IP和區塊的更多混合和匹配。

NetSpeed Systems市場與業務發展副總裁Anush Mohandass指出，異構性正在推動SoC設計的新思路。

Mohandass表示：「此處的一個新興趨勢是多層晶元的概念，它的基礎層可能包含了I/O和一些實際存在於28nm的外圍器件，然後，所有不同的計算，所有推動性能的東西存在於一個單獨的層中。也許是在16nm或7nm節點。雖然它可能以不同的方式被提及，但它需要某種形式的智慧將其聯繫在一起。」

Mohandass表示：「從邏輯上講，它可能是一個大SoC，但是你可以對其進行分區。即使現在有了標準IP，還有一種方法也可以將其形象化，人們可以將其視為分而治之。人們說，『這是我的CPU子系統。這是我的圖像子系統。這是我的內存子系統。』人們用不同的子系統來劃分自己的設計，把它們放在一起。我們現在看到的是，除了實際存在於單獨晶元上的幾個分區之外，晶元仍然是相同的。它只是放在同一個封裝里。顯然，這需要一個相當複雜的互連，但是這個多層的晶元隨著工藝節點的減少而越來越受歡迎的。」

不過，一些問題依然存在，比如元件平面布置。儘管節點之間遷移的時間縮短了，但一些高級組件的開發過程卻需要更長的時間。

Synopsys公司物理實現技術營銷經理Mark Richards表示：「相比於先前的工藝流程，布局出現得更早了。但是你也必須設計0.1或0.5版本的工藝流程，所以整個設計過程需要更長時間。隨著工藝流程的發展，你需要與客戶進行更多的交流才能使一切順利。但是節點的遷移速度，以及節點之間的nodelet的發布，都使得它變得更加困難。」

從代工廠方面而言，通過縮減邏輯部分，並將其他所有內容留在相同的節點上，就可以更快地增加nodelet。目前尚不完全清楚這是否會讓IP開發者變得更容易，但在某種程度上，這似乎是一個有吸引力的選擇。Mentor事業部的Ferguson表示：「如果你只是想在新設計中使用IP，而新設計中的其他一些東西將會使用或利用新節點的特性——這並不是那麼糟糕，因為通常情況下，這會讓你得到更嚴格的容差，從而帶來更嚴格、更困難的規則。」

然而，還有另一方面涉及工程資源。Cadence公司的Wong表示：「有很多工藝節點，我們跑得已經快過了工程師在IP方面的供應。在我們全部啟用一個節點的IP之前，下一個節點就出現了。我不知道這種趨勢是否會持續。」

原文鏈接：https://semiengineering.com/more-nodes-new-problems/