科普貼：工藝升級中後端的挑戰是什麼？

集成電路發展到今天已經經歷了逾半個世紀，超大規模集成電路(VLSI)也已經出現了數十年。儘管工藝從0.13um以上縮小到現在的10nm以下，但是除了工藝研發和後端設計，鮮有人真正了解這些工藝升級背後所遇到的技術和設計挑戰。

對於數字後端設計，就我所遇到的相關專業的學生和從業人員，仍然有大量的人並不清楚數字IC後端設計究竟是在幹什麼。或者即使有人了解，也僅僅局限於「後端不就是跑flow的么」、「後端就是畫版圖的「等或流於表面或與全定製版圖混淆的認知範圍。其實造成這種現象的重要原因之一在於集成電路設計製造是一個極其複雜的過程，不僅需要廣泛的的知識儲備，同時由於分工的精細化，從學校到工作，每個人所能接觸和了解的範圍被大大限制了。

下面的圖-1展示了整個晶元從設計到製造的大致流程。在團隊比較成熟的企業中，下圖中的每一步都由專門的團隊負責，甚至每個步驟之內還會分成更小的部分讓不同的人去分擔。這也就不難理解，為什麼除了後端出身的人之外，很少有人真正懂得後端設計的原因了。

圖-1

從圖中可以看到後端設計只是晶元設計整個流程的一部分，但是在實際設計中，後端卻往往是挑戰最多，工期最緊，對晶元整體性能影響最大的一部分。

在工藝進入45nm以下，以及市場對低功耗的要求逐漸增加，要想實現最優的性能功耗，往往需要前後端人員的通力合作。可是現實卻是，大多數前端工程師並不了解後端，甚至很多人對後端的基本內容都沒有任何概念，也無法理解後端反饋回來需要修改電路的原因究竟是什麼。結果就是不僅造成大量的重複工作，還對晶元整體的設計周期，成本以及最終性能和功耗造成嚴重的負面影響。

在晶元設計面臨諸多挑戰的今天，「個人只掃門前雪，不管他人瓦上霜"的分工和工作方式已經不能滿足現狀。每個立志成為優秀IC工程師的人，不管是設計還是驗證，不管是前端還是後端，都應該了解數字後端的基本流程，在並儘可能在前期設計中考慮到後端可能遇到的問題並加以優化。這樣不僅能夠加速收斂，同時對提升晶元性能，降低流片成本也會有重要意義。

那麼後端的具體流程是怎樣的呢？敬請期待下期文章~

歡迎關注微信公眾號：數字後端芯講堂(PhysicalDesign)

將有大量後端知識上線，敬請期待~

推薦閱讀：