Flip chip為什麼性能好？？

開門見山，不說廢話：Flip chip(倒樁晶元封裝） 比wire bond（打線方式封裝）的優勢是：

1. 更多的IO介面數量
2. 更小的封裝尺寸
3. 更好的電氣性能
4. 更好的散熱性能
5. 更穩定的結構特性
6. 更簡單的加工設備

雖然上面都很好，但還是有點小貴,導致很多公司想用不敢用！

Cost 主要來自哪些方面：

• 晶元晶元需要在AP層設計RDL用於連接BUMP ,RDL的生產加工需要多一套工藝
• FC基板的生產加工，FC基板的工藝會更精細，那價格自然高些

工程師必須充分利用現有的技術和創造性的設計來完成低成本的方案； 那我們來看看，使用wirebond如何改善先天的不良劣勢；

• 信號完整性方面：

1. 了解封裝的要求性能，掌握封裝廠的基板加工和裝配技術能力。
2. 通過改進設計方法,可以使用WB技術實現GHZ以上的性能指標

• 如何處理關鍵信號: 關鍵信號一般都是差分信號（MIPI,HDMI,PCIE，DDRx,或CLK相關信號，都需要控制阻抗。

1. 差分信號: 保證並行走線、長度相等，屏蔽
2. 基板，通過壓合方式的基板，可以靈活的選擇信號到參考平面的距離，來控制阻抗。
3. 使用微帶線設計，參考完整電源或地平面，減少信號放射

• Die Pad Ring Design and Placement ：Wire密度增加，線長和角度也增加，die每個邊中間部分有最小的角度和最短的wire長度，建議高速信號放中間，WIRE可小於1MM.

• 串擾和SSN也必須考慮：:對高速信號採用GND shielding的方式或保持信號Spacing儘可能大
• Wire Bond Diameter： 越粗的WIRE有更低的電感， 出於安全，盡量選用粗線來提高性能，BUT太粗WIRE, 受Skin effect 影響，也會限制GHZ速率信號性能

• Substrate Signal Path Connectivity. 通過考慮BALL，FINGER位置，縮短關鍵信號路徑
• Electrolytic plating process電鍍線會帶來信號的放射，建議取消，使用ETCH back方式。 信號線的Ball靠近BGA外圍，如果需要PLATING LINE也會比較短。
• 盡量少通過VIA來換層連接，信號選擇GND平面作為參考
• 電源必須控制迴路的感抗，盡量少的保證平面通路不被VIA影響。

=======================================================

更多精彩內容，請掃描 本欄目頭像二維碼，關注公共號【移知】或 eeeknow