數據採集與處理系統的抗干擾措施

1. 引言
2. 干擾的主要來源
3. 系統抗干擾的硬體措施
4. 系統抗干擾的軟體措施
5. 在PCB設計時用EDA軟體對系統的EMC性能模擬模擬
6. 雜訊與干擾抑制措施
7. 參考文獻

0. 引言：

隨著計算機技術、電磁兼容技術、感測器技術和信息技術的飛速發展和普及，數據採集與處理系統也越來越得到了廣泛的應用。在生產過程中，應用這一系統可對生產現場的工藝參數進行採集、監視和記號，為提高產品質量、降低生產成本提供信息和手段；在科學研究中，應用這一系統可獲得大量的動態信號，是研究瞬間物理過程的有力工具，也是獲得科學奧秘的重要手段之一。總之，不論在哪個應用領域，數據採集與處理越及時，工作效率、性能價格比就越高，取得的經濟效益就越好。

簡而言之，數據採集與處理系統就是將外部的模擬信號經採用放大調理等處理後由A/D轉換系統轉換為數字信號，再送至計算機進行處理。一個完整的數據採集系統由感測器、信號處理電路（放大、濾波）、多路模擬開關（AMUX）、採樣保持電路（S/H）、A/D轉換器（ADC）、I/O介面和計算機共同構成。除去感測器和信號處理電路外，其餘部分也稱為A/D通道或模擬通道。圖一是一般的數據採集系統的構成框圖。計算機在對採集數據進行分析處理後，還可以通過反饋電路實時控制系統運行。

實際應用中，當模擬信號為直流或低頻信號時，通常不必用採樣保持器。如果模擬信號只有一路，也不必採用多通道模擬開關。而且有的A/D轉換器本身具備多通道輸入功能（如ADC0809等）。一般高速數據採集可採用DMA方式或中斷方式，低速數據採集可則採用查詢方式。

在設計數據採集和處理系統中，選擇各硬體部分合理組裝，同時還要考慮利用軟體控制實現系統設計的特定功能。完整的合乎要求的數據採集處理系統必是硬體與軟體的恰當組合而成。軟體控制就要利用到虛擬儀器的概念和技術。在虛擬儀器系統中，軟體是整個儀器系統的關鍵，可以通過修改軟體的方法，改變、增減儀器系統的功能和規模。一般來說，軟體結構可分為：主模塊、虛擬信號源模塊、虛擬示波器模塊、虛擬信號調理模塊、虛擬信號採集器模塊、虛擬數字表模塊、現場監視模塊等。就是說，將數據採集處理的硬體的部分功能採用軟體來實現了。圖2是軟體設計的程序流程圖。

以上各模塊中，除必要的硬體之外，主要靠軟體實現它的功能，因此簡化了硬體資源，它們既相互獨立又相互聯繫，通過應用程序提供的儀器硬體介面，用戶可以以透明的方式來操作儀器硬體。

系統設計的程序控制，無論是大學實驗室，還是企業車間，比較流行的圖形化編程虛擬儀器控制軟體是美國NI公司的功能強大的LabVIEW軟體。LabVIEW簡化了編程過程，給予用戶更多的靈活性。編程者無須知道數據採集卡的硬體知識，只要了解和掌握其驅動程序的功能，就能利用LabVIEW進行數據程序的開發，同時LabVIEW簡單的編寫語言和易於掌握的控制控制項，使用戶從繁重程序編寫中解脫出來，將更多的精力投入到實驗測試、數據分析和處理中。

數據採集與處理系統的工作現場一般較惡劣，彌散著各種干擾（來自系統內部和外部的），這些干擾會對有用信號產生不良干擾，通常稱之為雜訊。當被測信號很微弱時，就會被雜訊「淹沒」掉，導致很大的數據採集與處理誤差，降低信號的質量，可靠性降低，還可能造成破壞電路的正常功能,造成邏輯關係混亂,控制失靈。因此，雜訊是數據採集與處理的主要障礙之一，為了能精確地採集與處理數據，必須考慮到存在的各種干擾對系統的影響，把抗干擾問題作為系統設計的一個至關重要的內容，從軟、硬體設計以及EDA模擬技術三個方面採取相應的措施以增強系統的抗干擾能力。在闡述各種抗干擾措施之前，先對數據採集處理過程中可能出現的各種干擾源做一歸納，以便針對各種特定的干擾採取合理的抗干擾方案。

1. 干擾的主要來源

干擾一般以脈衝形式進入數據採集系統。按照不同的標準，可以對干擾有不同的劃分。對干擾來源的清晰了解，才能方便我們採取合理的抗干擾措施，以提高數據採集與處理系統的準確性和穩定性。

1.1. 從干擾的來源劃分

1.1.1. 內部干擾

指系統的內部電子電路的各種干擾，如元器件的老化引起的參數變化，以及電阻的熱雜訊，晶體管、場效應管等器件內部分配雜訊和閃爍雜訊，放大電路正反饋引起的自激振蕩等。

1.1.2. 外部干擾

指外界串入系統內的各種干擾。如電動機電刷引起的電火花，其它設備的脈衝開關接觸所產生的電磁信號，自然界的雷電、宇宙輻射的電磁波等。

1.2. 按干擾的出現規律劃分

1.2.1. 固定干擾

指系統附近固定的電氣設備運行時發出的干擾。如鄰近的「強電」設備的啟停所引入的一個固定時刻的干擾。

1.2.2. 半固定干擾

指某些偶然使用的電氣設備（如行車、電鑽等）引起的干擾，有可預測性。

1.2.3. 隨機干擾

指偶然性干擾，如閃電、供電系統繼電保護的動作等干擾，難以預測發生時刻。

1.3. 從干擾產生和傳播的方式分類

1.3.1. 靜電干擾

指電場通過電容耦合的干擾，是由於元器件及導線之間的寄生電容所產生的。此外，也包括化纖、纖維之間的摩擦而使人體帶電，從而由人體對電子設備所產生的干擾。

1.3.2. 磁場耦合干擾

是一種感應干擾，由於動力線、變壓器、電動機、繼電器、電風扇等產生的交變磁場穿過傳輸線或閉合導線形成的迴路，而在傳輸線上或閉合導線上感應出的交流干擾電壓。

1.3.3. 電磁輻射干擾

由各種大功率高頻、中頻發生裝置及電火花產生的高頻電磁波向周圍空間輻射產生的干擾。

1.3.4. 電導通路耦合干擾

指電導通路由於接地電位的不同而在各單元迴路之間的公共阻抗上產生的干擾。由於是多接地點，會在接地環路上形成環行電流，這種環行電流通過接地環路阻抗把瞬態雜訊干擾耦合到下一級電路。

1.3.5. 漏電耦合干擾

是由於儀器內部的電路絕緣不良，而出現的漏電流引起的電阻耦合產生的干擾；也可能是由高輸入阻抗器件組成的系統，因其阻抗與電路板絕緣電阻可以相比擬，通過電路板產生漏電流而形成的干擾。

1.4. 從干擾輸入信號的關係劃分

1.4.1. 串模（差模）干擾

串模干擾是指干擾信號與被測信號串聯在一起，它成為被測信號的一部分，被送到放大器進行放大，影響很大，會使數據採集與處理系統的兩個輸入端電壓發生變化。產生的原因：外部高壓供電線交變電磁場通過寄生電容耦合進感測器一端；電源交變電磁場對感測器一端的漏電流耦合。串模干擾表現為兩種方式：一是串模干擾等效為串聯電壓源形式（當干擾源的等效內阻較小時）；二是串模干擾等效為並聯電流源形式（當干擾源等效內阻較大時）。針對具體情況可採用雙絞線信號傳輸線、感測器耦合端加濾波器、金屬隔離線、屏蔽等措施來消除差模干擾。各種抗干擾措施下面會有具體論述。

1.4.2. 共模干擾

共模干擾指在信號地和儀器地（大地）之間的干擾。產生的原因：①在數據採集系統附近有大功率的電器設備，電磁場以電感或電容形式耦合到感測器和傳輸導線中；②電源絕緣不良而引起的漏電或三相動力電網負載不平衡致使零線有較大的電流時，存在著較大的地電流和地電位差。如果系統有兩個以上的接地點，則地電位差就會造成共模干擾；③電氣設備的絕緣性能不良時，動力電源會通過漏電阻耦合到數據採集系統的信號迴路，形成干擾；④在交流供電的儀器中，交流電會通過原、副邊繞組間的寄生電容、整流濾波電路、信號電路與地之間的寄生電容到地構成迴路，形成干擾。共模干擾產生的抑制是有效地隔離兩個地之間的電聯繫，以及採用被測信號的雙端差動輸入方式。具體的有變壓器隔離、光電隔離與浮地屏蔽等三種措施。

1.5. 軟體方面的干擾源

一個完整的數據採集與處理系統需要軟體部分和硬體部分密切配合。「軟體即儀器。」事實上，軟體在系統構建過程中的比重越來越明顯。虛擬儀器技術的發展也越來越活躍。軟體可以避免硬體的各種物理干擾，參數調整便捷，但軟體在對採集數據進行處理過程中也會引入其它的干擾和誤差，影響採集精度和效率。主要表現在以下幾個方面：①不正確的演算法產生錯誤的結果，最主要的原因是由於計算機處理器中的程序指數運算是近似計算，產生的結果有時有較大的誤差，容易產生誤動作；②由於計算機的精度不高，而加減法運算時要對階，大數「吃掉」了小數，產生了誤差積累，導致下溢的出現，也是雜訊的來源之一；③由於計算機處理器是高速數字器件，所以它的運算器、控制器及控制寄存器易受電磁干擾。前面所述硬體受到的干擾引起的計算機出現的諸如：程序計數器PC值變化、數據採集誤差增大、控制狀態失靈、RAM數據受干擾發生變化以及系統出現「死鎖」等現象。

1. 系統抗干擾的硬體措施

針對上面對系統干擾來源的分析，我們首先討論系統抗干擾的各種硬體措施，下面我們還會探討一些軟體抗干擾措施。硬體抗干擾措施總的方針是：屏蔽、接地、濾波、隔離與吸收。一般情況下，空間干擾在強度上遠小於其它渠道進入的干擾，且可用良好的屏蔽與正確的接地、濾波器濾波加以有效解決。所以數據採集系統中應重點防止電源系統與過程通道的干擾。系統各部分干擾源會有所側重，影響不同，故採取的抗干擾措施會有所差別。下面分別對系統的各個部分抗干擾措施進行介紹：

2.1. 電源系統的抗干擾

微機系統中危害最嚴重的干擾來源於電源。系統中的設備大多數使用220V，50Hz的市電，由於電網的頻率與電壓波動較大，會直接對數據採集系統產生干擾，正確配置機內、外電源,消除來自電源的干擾，可採取以下一些措施：

2.1.1. 採用隔離變壓器

由於數據採集系統與電網分別有各自的地線，如直接把兩者相連，它們的地線之間存在電位差，會形成環流，造成共模干擾，採用隔離變壓器將兩者隔離來消除主、次級間的寄生耦合干擾,提高其抗共模抑制比能力。隔離前與隔離後應分別採用兩組互相獨立的電源，以切斷兩部分的地線聯繫。高頻雜訊通過變壓器主要不是靠初次級線圈的互感耦合，而是靠初次級間寄生電容耦合，因此，為了消除高頻雜訊，可將變壓器的初、次級之間用靜電屏蔽層隔離，並且接地。這樣寄生電容減少了，抗共模干擾能力提高。

需要注意的是，採用隔離變壓器斷開地環路適用於50Hz以上的信號，在低頻特別是超低頻時非常不合適。因為變壓器為了要能傳輸低頻信號，必然要有很大電感和體積，一、二次繞組間就會有較大的寄生電容，共模信號就會通過變壓器一、二次間的寄生電容而在負載上形成干擾。當信號頻率很低，或共模電壓很高，或要求漏電流非常小時，常在信號源和檢測系統輸入通道之間（通常在輸入通道前端）插入一個隔離放大器。

2.1.2. 採用電源低通濾波器

由於電網的干擾大部分是高次諧波，在電源入口端接低通濾波器或雙T型濾波器來濾除大於50Hz的高次諧波，保證50Hz基波通過，改善電源的性能。為了防止濾波器進入磁飽和，應在濾波器前面加設一個分布參數雜訊衰減器（它由近50米長的雙絞線組成），以便在干擾進入低通濾波器前加以衰減。

使用低通濾波器時應注意一下幾點：①低通濾波器本身應屏蔽，且屏蔽盒與系統的機殼要保護良好的接觸；②為減少耦合，所用導線要靠近地面走線；③濾波器的輸入與輸出端要進行隔離；④濾波器的位置應盡量靠近需要濾波的地方，其間的連線也要進行屏蔽；⑤用先進的磁粉芯材料構成電源濾波器；⑥在低壓下，當濾波電路載有大電流時，宜採用小電感和大電容構成的濾波網路；當濾波電路處於高壓下工作時，則應採用小電容和允許的最大電感構成的濾波網路。

2.1.3. 採用交流穩壓源

為防止電源的過壓與欠壓，必須採用有足夠輸出功率的穩壓源。交流穩壓源能把輸出波形畸變控制在5%以內，還可以對負載短路起限流保護作用，提高系統的穩定性。也可以利用干擾抑制器（一種無源四端網路）來消除尖峰干擾。

2.1.4. 系統分別供電

將數據採集系統與感性設備的供電系統分開，以避免在供電線路之間出現相互干擾。

2.1.5. 採用電源模塊單獨供電

現代晶元製造技術發展很快，各種電源模塊層出不窮，如：UPS（不間斷電源）、DC-DC、三端穩壓等模塊。採用單獨供電有以下一些優點：①每個電源模塊單獨對相應板卡進行電壓過載保護，不會因為某個穩壓器的故障使系統癱瘓；②有利於減小公共阻抗的相互耦合及公共電源的相互耦合，大大提高供電系統的可靠性，也有助於電源的散熱；③匯流排上電壓的變化，不會影響板卡上的電壓，有助於提高板卡的工作可靠性。

2.1.6. 供電系統要合理布線

合理的布線能進一步有效防止電磁干擾。數據採集系統的電源引入線和輸出線以及公共線的布置要遵循以下幾點：①從電源引入口經開關器件至低通濾波器之間的饋線盡量用粗線；②電源後面的一段均應用雙絞線或同軸電纜作信號線且要短（長線傳輸易受外界干擾具有信號延時，會出現波反射現象；為消除反射，需要阻抗匹配）；③盡量避免公共線，若不能避免，則必須把公共線加粗以降低阻抗；④感性負載驅動線、非穩壓的直流線應分開布線；⑤干擾源與被干擾對象儘可能遠離；⑥高電平電纜與低電平電纜分別鋪設；⑦輸入與輸出埠妥善分離；⑧強電饋線必須單獨走線；⑨強信號線與弱信號線應盡量避免平行走向等。

2.1.7. 採用屏蔽技術

前面列舉的各種抗干擾措施已提到需配合使用屏蔽技術，如對隔離的各部分再進行屏蔽。屏蔽是抑制空間場干擾的主要措施,它是利用屏蔽體切斷或削弱干擾場的空間耦合通道,阻止其電磁能量傳遞。以金屬板、金屬網或金屬盒構成的屏蔽體能有效地對付電磁波的干擾。屏蔽體以反射方式和吸收方式來削弱電磁波，從而形成對電磁波的屏蔽作用。屏蔽可以分為靜電屏蔽、磁場屏蔽和電磁場屏蔽三種。其中電磁場屏蔽同時兼有抗電磁干擾和抗輻射干擾能力,即同時具有磁場屏蔽和靜電屏蔽的功能。

靜電屏蔽：低電阻金屬盒罩住干擾源，且將金屬盒接地，則可切斷干擾源通過分布電容耦合通道引起的電場干擾。屏蔽盒應有良好的接地，伸出屏蔽盒以外的線應越短越好。在電源變壓器的一、二次繞組間插入一個梳齒行薄銅皮並將它接地，以此來防止兩繞組間的靜電耦合。

電磁屏蔽：主要是抑制高頻電磁場的干擾。它採用導電良好的金屬材料做成屏蔽層，利用高頻干擾電磁場在屏蔽體內產生反方向的渦流，再利用渦流消耗高頻干擾磁場的能量，從而削弱高頻電磁場的影響。為了兼顧靜電屏蔽作用，屏蔽罩應接地。

磁場屏蔽：在低頻磁場干擾下，採用高導磁材料（如玻莫合金）作屏蔽層以便將干擾磁力線限制在磁阻很小的磁屏蔽體內部，防止其干擾作用。

需要注意一點，為了消除屏蔽體與內部電路的寄生電容，屏蔽體應按「一點接地」的原則接地。

2.1.8. 其它的一些技術

採用氣體放電管、壓敏電阻、抑制二極體（TVS）等元件進行保護，也可在設備的外殼塗屏蔽層、加金屬纖維等辦法。

2.2. 數據採集卡、計算機、多路開關、A/D轉換器及感測器之間的抗干擾

這部分的一些抗干擾方法與電源的抗干擾方法有共性，所以只將不同的地方作介紹。

2.2.1. 採用隔離技術

隔離主要是用變壓器或光電耦合器等把模擬電路與數字電路或模擬電路的低電平部分與高電平部分在電氣上進行隔離，能有效地抑制尖峰脈衝及各種雜訊干擾，大大提高過程通道上的信噪比。常用的隔離技術有：變壓器隔離、光電耦合隔離、隔離放大器隔離（電磁隔離）。對於這些隔離技術，前面在電源部分的抗干擾措施中已有部分論述。

光電耦合隔離器是目前數據採集處理系統中最常用的一種抗干擾方法，不僅把開關狀態送至主機數據口，而且實現了外部與計算機的完全電隔離，地電流環路可完全斷開。這種「電-光-電」轉換在完全密封條件下進行，不會受到外界光的影響，因此兩電路之間的地電位差就再不會形成干擾了，起到了很好的抗共模干擾作用。光電耦合器具有信號單向傳輸、無觸點、共模抑制比大、易與邏輯電路配合等特點,足以抑制數字系統對模擬信號特別是弱小信號狀態下的干擾。

光電耦合器的輸入阻抗很低，其值一般在100~1000之間，而干擾源的內阻一般很大，通常為105~106Ω。根據分壓原理可知，這時能饋送到光電耦合器輸入端的雜訊自然很小，只能形成微弱電流，不足以激發光電晶體管工作，從而被抑制掉。所以說光耦具有良好的性能和抗干擾能力，防止共模電壓耦合、共地阻抗耦合及過壓共模瞬態影響。對於數字信號，光耦最為理想；對於模擬信號，發光體與接收體的線性問題使其動態範圍和功率受到影響。不過合理的反饋電路改善其線性，目前市場上已有比較好的線性光耦元件，如HCNR200，HCNR201等，可以用來做模擬信號間的隔離。

需要強調指出的是，光耦元件的輸入部分和輸出部分必須分別採用獨立的電源，否則隔離作用就失去意義。

對於一個有多路模擬信號輸入的系統來說,模擬輸入通道之間的高共模干擾所引起的影響還需要用增設電磁隔離放大器等方式來解決。隔離放大器集成電路可傳輸優質的模擬信號，但對功率傳輸受限制。至於變壓器隔離，這裡不再贅述。

2.2.2. 採用濾波器濾除干擾

在信號傳輸線上加濾波器（前面已提到）。但要注意，對於微弱信號因為被衰減的大，所以不採用。

2.2.3. 採用浮置措施抑制干擾

即數據採集電路的模擬信號不接機殼或大地，阻斷干擾電流的通路。

浮置與屏蔽接地相反，浮置是阻斷干擾電流的通路，明顯地加大了系統的信號放大器公共線與地（或外殼）之間的阻抗，減少了共模干擾電流。

另外，長線的「浮置」，去掉了長線兩端間的公共底地線，有效地消除了各邏輯電路的電流流經公共地線時所產生的雜訊電壓相互串擾，有效地解決了長線驅動和阻抗匹配等問題，同時可防止受控設備短路時保護系統不受損壞。

2.2.4. 雙絞線/屏蔽線/扁平帶狀電纜傳輸

採用雙絞線/屏蔽線/扁平帶狀電纜傳輸消除由線間電磁感應引起的串擾。

雙絞線抑制電磁感應干擾，與同軸電纜相比，雖然頻帶較差，但抗共模雜訊能力強；屏蔽線是在信號線外包裹一層銅質屏蔽層，具有抑制靜電干擾作用，屏蔽層要一端接地，另一端懸空；扁平帶狀電纜只適於短距離傳輸，最好採用雙端傳送信號的方法。當單端傳送信號時，每條信號線都應配一條接地線。

在鋪設傳輸線過程中，需要考慮傳輸線的阻抗匹配問題。阻抗不匹配的傳輸線會產生反射，使信號失真，其危害程度與系統的工作速度及傳輸線的長度有關。進行阻抗匹配，須估算出傳輸線的特性阻抗（示波器觀察方法可大致測定其特性阻抗大小）。

2.3. 印刷電路板的抗干擾

在應用系統設計中,為加快研製開發速度,提高性能指標,增強可靠性,往往選用標準模板按「總體設計—模塊選擇—積木式組裝—分調—總調—現場運行」的模式進行。

匯流排底板(母板)的功能是把系統內各功能模板間的數據線、地址線、控制線互相連接,並通過底板上的電源線(面)為各功能模板提供系統電源。理論上要求儘可能降低匯流排底板阻抗,使高頻脈衝信號通過時不致產生失真。底板匯流排上信號的任何失真都被視為雜訊干擾。

選用高性能的四層匯流排底板,這種新型底板將中間兩層印刷電路面分別用作大面積的電源面和地線面。同時底板上各信號線之間也用地線進行隔離以降低線間分布電容引起的串擾。並且採用多點與內層地線面相連接的技術。同時主板上需用電源的匯流排插座都可以就近與電源面及地線面連接,從而縮短了連線長度並降低了阻抗及電壓降。該主板信號線的特徵阻抗值已與匯流排驅動器的輸出阻抗值相接近,使後者能向信號線提供更為充裕的信號驅動功率。

電路板布線的一些原則：合理布置板上的元器件，插腳；製作電路時，模擬電路部分和數字電路部分應分開，避免混合交叉走線，盡量走直線；電源線要寬；模擬電路的連接線應儘可能短，並盡量使信號流向一致；弱電平信號電路原則上採用一點接地，同時避免和高電平電路在同一點接地，尤其要注意的是模擬電路部分的模擬地和數字電路部分的數字地僅在一點相接，避免多點接觸；對印刷電路板同樣要採用屏蔽方法等。

2.4. 接地技術

「地」是電路或系統中為各個信號提供參考電位的一個等電位點或等電位面。所謂「接地」就是將某點與一個等電位點或等電位面之間用低電阻導體連接起來，構成一個基準電位。數據採集處理系統的地線種類有：①信號地（感測器本身的零電位基準線）；②模擬地（模擬信號的參考點）；③數字地（數字信號的參考點）；④負載地（大功率負載或感性負載的地線，雜訊地）；⑤系統地（整個系統的統一參考電位）。

接地設計的兩個基本要求是：①消除各電路電流流經一個公共地線阻抗時所產生的雜訊電壓；②避免形成接地環路，引進共模干擾。

接地應遵循的原則為：①一點地原則：低頻電路（低於1MHz）在輸入端一點接地，避免共模干擾。電路中的數字地與模擬地僅在一點相連；②多點地原則：高頻電路（高於10MHz），接地線越短越好，且每個電路應就近接地，以避免「長線傳輸」引入的干擾；③不同性質接地線的連線原則：應將弱信號模擬、數字電路和大功率驅動地線分開，模擬地與數字地分開，高電平數字地與低電平信號分開，各個子系統地只在電源供電處才相接成一點入地，交流電源地線應和保護地線相連；④接地線應盡量加粗原則：儘可能減少地線電阻（支線寬度通常不小於2~3mm，幹線寬度不小於8~10mm），但又不能隨意增大地線面積，以免增大電路和地線之間的寄生電容；⑤屏蔽層接地要慎重，應遵守單點接地原則，以避免在屏蔽層與地之間的迴路電流通過屏蔽層與信號線間的電容產生對信號線的干擾，若信號源端接地，接收端放大器浮地，則屏蔽層在信號源端接地，反之在放大器端接地；⑥遠距離傳輸，通過隔離辦法把地分開，如採用變壓器隔離技術、光電隔離技術或無線通信技術。

1. 系統抗干擾的軟體措施

硬體抗干擾措施具有很好的效果，在現場得到廣泛的應用。缺點是使保護系統的硬體增加，結構組成複雜，投資增大，組成系統時要考慮相互匹配等問題。成本和系統簡潔性考慮，並不是所有干擾都適宜用硬體抗干擾措施，且硬體抗干擾措施不能完全阻止干擾串入系統，因而需軟體抗干擾措施。

軟體抗干擾技術是當系統受到干擾後使系統恢復正常運行或輸入信號受干擾後去偽求真的一種輔助方法，是通過一定的計算程序減少干擾在有用信號中的比重，實質上是一種程序濾波。因此，軟體抗干擾是被動措施，而硬體抗干擾是主動措施。但由於軟體是用程序實現的，設計靈活，不需要增加硬體設備，且可以多個輸入通道「共用」一個程序節省硬體資源，所以軟體抗干擾技術越來越引起人們的重視。在微機化測控系統中，只要認真分析系統所處環境的干擾來源及傳播途徑，採用硬體、軟體相結合的抗干擾措施，就能保證測控系統長期穩定可靠地運行。軟體抗干擾技術，一是採取軟體的方法抑制疊加在模擬輸入信號上雜訊對數據採集結果的影響，如數字濾波器技術代替傳統的模擬式濾波器可提高抗干擾強度；二是由於干擾而使運行程序發生混亂，導致程序亂飛或陷入死循環時，採取使程序納入正規的措施，如軟體冗餘、軟體陷阱、「看門狗」技術等，用數字式多路開關代替機械開關，可避免電火花干擾。下面是一些軟體抗干擾措施：

3.1. 數字濾波抗干擾技術

由於數字濾波不需要硬體，大大降低了硬體故障的可能性，可靠性高、穩定性好、各迴路之間不存在匹配問題。由於程序可以改寫，可通過改寫程序來改變濾波方法或濾波參數，使數字濾波使用起來更靈活方便。下面是數字濾波中可能採用的一些數學處理方法。

3.1.1. 中值法

連續採樣N次，採樣值按數值大小排隊取中值為本次採樣值；中值法對濾除脈動性質的干擾比較有效，但對快速變化過程的參數，如流量，則不宜採用。

3.1.2. 算術平均值法

將N個採樣值相加並求出平均值。這種方法對周期性干擾信號有良好的抑制，但對脈衝性干擾信號的平滑尚不理想，適用於對於壓力、流量一類信號做平滑處理。

3.1.3. 加權平均濾波法

適用於系統純滯後時間較大、採樣周期較短的過程。

3.1.4. 慣性濾波法

在硬體抗干擾措施中，常用一階低通RC濾波器；可用程序來模擬這種濾波方法，以數字形式實現低通濾波——慣性濾波法。慣性濾波法適用于波動頻繁的被測濾波，能很好地消除周期性干擾，但也帶來了相位滯後。

3.1.5. 複合濾波法

中值法加算術平均，可以削弱脈衝干擾，提高數據處理質量。

3.2. 程序正常運行技術

3.2.1. 採用攔截失控程序的方法

主要有：①在程序設計時應多採用單位元組指令，並在關鍵處插入一些空操作指令，或將有效單位元組指令重複幾次，這樣可保護其後的指令不被拆散，使程序運行走上正規；②加入軟體陷阱：當PC值失控使程序失控後，CPU進入非程序區，這時可用一條引導指令，強迫程序進入初始入口狀態，進入程序區。可每隔一段設置一個陷阱；③軟體複位：當程序「走飛」時，運行監視系統，使系統自動複位而重新初始化。

3.2.2. 設立標誌判斷

定義某單元為標誌，在模塊主程序中把該單元的值設為某個特徵值，然後在主程序的最後判斷該單元的值是否不變，不同了說明有誤，程序就轉入錯誤處理子程序。

3.2.3. 增加數據安全備份

重要的數據用兩個以上的存儲區存放，還可以用大容量的外部RAM，將數據做備份。永久性數據製成表格固化在EPROM中，這樣既能防止數據和表格遭破壞，又能保證程序邏輯混亂時不將數據當指令去運行。編寫專門的數據保護子程序，對於由指令改變結果性質的數據，在每次改變後都儘可能保存起來，以便在需要時能夠恢復正確值。

3.2.4. 採用主動初始化及數據冗餘化技術

對單片機及片外擴展器的各種功能埠或方式、狀態進行設置，保證在上電或複位後軟體能正確實現各級的初始化，且在程序每次使用某種功能前都再一次對相應的控制寄存器設定動作模式；給重要的數據加冗餘位，延長數據-代碼之間的漢敏（hamming）距離以增強檢測和糾正錯誤的能力。

3.2.5. 採用片內軟「看門狗」（WDT）與重複執行程序技術

利用微處理器內部閑置的定時/計數器，配合適當的程序構成WDT，在系統異常時能夠及時有效地強制「軟複位」，使系統恢復正常工作；將重要的指令設計成定時掃描模塊，使其在整個程序循環運行過程中反覆執行，這樣即使干擾信號改寫了指令內容，也能在受控數據採集系統的反應時間內自動恢復正常。採取多次讀輸入腳數據方法，取多次讀出值的平均值作為該引腳的正確數據。

3.2.6. 對未使用的內存區的設置方法

為了防止程序計數器跳進未使用的存儲區而誤動作，在未使用的存儲區加入像「SWI」這樣的指令來填充。這樣在PC值被破壞且跳入這些區域後，它就會讀SWI矢量，而事先將該矢量設置成跳轉到程序的起始位置，所以程序的運行就正常了。

1. 在PCB設計時用EDA軟體對系統的EMC性能模擬模擬

在PCB設計中，從EMC角度主要考慮的是：①要保證布線網路本身的信號的完整性、可能在PCB中產生的電磁輻射、電磁干擾以及PCB本身抵抗外部電磁干擾的能力；②依據設計者的要求提出布局和布線的原則。

採取的方法有：①利用IBIS和SPICE等資料庫的支持，對電路板上的眾多元器件的IBIS（免費提供）數據進行電氣特性分析，為達到電磁兼容的目的，用EDA工具進行模擬模擬；②將設計者的經驗與利用EDA工具模擬模擬有機地結合起來，在布局、布線階段就考慮系統的EMC性能因素。例如：可用德國INCASES公司的軟體包EMC-WORKBENCH，它能夠滿足電路設計者在EMC方面的需求，改進PCB的設計流程，簡化後期繁雜的硬體調試工作。

1. 噪聲與干擾抑制措施

理論和實踐證明,產生電磁干擾必須滿足干擾源、傳輸途徑和對干擾敏感的接收電路三者同時存在的條件。如果三者中有任意一個條件無法得到滿足，干擾也就不復存在，因而抑制或消除干擾的措施就是設法破壞其中的一個或幾個干擾生成的基本條件。通常採取的方法不外乎抑制雜訊源，直接消除干擾產生的原因；切斷電磁干擾的傳遞途徑，消除干擾源與受擾設備之間的干擾耦合；加強受擾設備抵抗電磁干擾的能力，降低其對干擾的敏感度。

下面是抑制雜訊措施的總結：

5.1. 抑制雜訊源

1. 能用低速晶元就不用高速的，高速晶元只用在關鍵地方；
2. 一片74HC04中有6個非門，如果時鐘電路用了其中2個，另外4個盡量用在不重要的地方，尤其不要用在I/O驅動上；
3. 可用串一個電阻的辦法，降低控制電路沿上下跳變的速率；
4. 使用滿足系統要求的最低頻率時鐘；
5. 時鐘產生器盡量靠近用到該時鐘的器件；
6. 石英晶體振蕩器外殼要接地；
7. 盡量讓時鐘信號迴路周圍電場趨近於零，用地線將時鐘區圈起來，時鐘線要盡量短，不要引得到處都是；
8. I/O驅動電路盡量靠近印製板邊，讓它儘快離開印製板；
9. 對進入印製板的信號要加濾波；
10. 從高雜訊區來的信號也要加濾波；
11. 閑置不用的門電路輸入端不要懸空，閑置不用的運算放大器正輸入端要接地，負輸入端接輸出端；
12. 使用45°折線而不要用90°折線布線，以減小高頻信號對外的發射。

5.2. 減少雜訊耦合

1. 在印製線路板上按頻率和電流開關特性分區，雜訊元件與非雜訊元件要離得遠一些；
2. I/O晶元靠近印製板邊，靠近引出插頭；
3. 單面板或雙面板用單點接地和單點接電源；
4. 電源線、地線盡量粗；
5. 時鐘、匯流排、片選信號要遠離I/O線和接插件；
6. 模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘線；
7. 對A/D類器件，數字部分與模擬部分寧可繞一下也不要交叉；
8. 元件引腳要盡量短，去耦電容引腳要盡量短；
9. 關鍵的線要盡量粗，並在兩邊加上保護地；
10. 雜訊敏感線不要與大電流、高速開關線平行；
11. 石英晶振下面和對雜訊特敏感的器件下面不要走線；
12. 弱信號電路、低頻電路周圍地線不要形成環路；
13. 攜帶高雜訊的引出線要絞起來，最好屏蔽起來；
14. 集成電路上該接電源、地的端都要接，不要懸空。

5.3. 減少雜訊接受

1. 任何信號都不要形成環路，如不可避免，讓環路區盡量小；
2. 使用高頻、低寄生電感的瓷片電容或多層陶瓷電容作去耦電容；
3. 每個集成電路加一個去耦電容；
4. 用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容；
5. 每個電解電容邊上都要加一個小的高頻旁路電容；
6. 需要時，線路中加鐵氧體高頻扼流環分離信號、雜訊、電源、地；
7. 可能的話，加頻率可選的帶通濾波器；
8. 使用管狀電容時，外殼要接地；
9. 處理器無用端要接高電平或接地，或定義成輸出端；
10. A/D參考電平要加去耦電容，用串聯終端電阻的方法減小信號傳輸中的發射；
11. 盡量不用IC插座，而是將集成電路，特別是高性能的模擬電路器件和數字、模擬混合的集成電路直接焊在印刷線路板上。

6. 結束語

干擾的來源是多方面的，有時是錯綜複雜的，必須從減少雜訊源、抑制雜訊在傳播路徑上的傳播、抑制電路對雜訊的感受能力幾方面入手，才能保證數據採集與處理系統的正常工作。這裡特別要提出的是：必須不斷利用新的電磁兼容理論、新的技術、新的元器件材料才能使電子設備永遠是最先進的。例如：現在出現的智能布線系統，它的技術發展非常迅猛，幾乎是每半年出現一個新的熱點。此外虛擬儀器技術的迅速發展，或許會帶來數據採集處理系統的巨大發展。利用各種先進的技術，排除系統各種干擾，提高數據採集處理的速度、精度。

參考文獻：

祝常紅，彭堅，數據採集與處理技術，電子工業出版社，2008

數據採集系統與抗干擾措施，http://www.iianews.com/ca/_01-ABC00000000000076242.shtml

於寒，李黎，數據採集系統抗干擾技術，科技信息，計算機與網路

陳華嬋，孫衛真，何積銓，多通道信號隔離的高精度數據採集系統，微計算機信息，2008

鄧重一，數據採集與處理系統中的干擾問題及解決方法，電工技術雜誌，2004（1）

王宇曉，數據採集系統設計及相關問題研究，濰坊學院學報，2004（4）

曾璐，陸榮雙，基於基於LabVIEW的數據採集系統設計，電子技術，2004（12）

王玉潔，邢永會，微機保護系統中數據採集的干擾問題華北科技學院學報，2002（4）

博文轉載！！！

推薦閱讀：