擁抱Fan-Out是大勢所趨 | 半導體行業觀察

來源：本文由微信公眾號 半導體行業觀察（ID：icbank）翻譯自semiengineering，謝謝。

據我們了解，代工廠和OSAT正在開發更先進的fan-out，有些還在封裝內部垂直堆疊裸片，一方面填補了低成本fan-out和封裝系統之間的中間地帶，另一方面也填補了2.5D和3D晶元之間的中間地帶。

這些新的fan-out比以前的迭代產品具有更密集的互連，在某些情況下，它們包括多個布線層彼此堆疊在一起。台積電數月前已經擁有了這種堆疊技術，包括集成Fan-Out（InFo），現在，一些OSAT也正在採用自己的版本。

直到最近，fan-out幾乎完全被視為低成本的高級封裝選擇，它基本上縮小了原本可以在PCB上找到的元件，並將所有元件都放在一個封裝中。這種方法有許多優點。首先，把所有元件都放進小封裝可以降低材料成本。其次，通過縮簡訊號傳輸距離，與更大的、完全集成的SoC相比，性能會提升，同時驅動這些信號所需要的電量也會下降。第三，通過將不同節點開發的晶元集成到同一器件中，晶元製造商可以優化布局規劃，以減少諸如串擾、電源雜訊和電遷移等物理效應。

這並不意味在低端fan-out的工作在減少。事實上，情況正好相反。新的EDA工具和流程正在開發和推出，面板級封裝方法也適用於具有足夠產量的器件。但高端fan-out將這種封裝方式推向了一個新的方向，重點在於減少線路和空間以獲得更高的密度，並顯著提高性能。雖然大多數fan-out都有8μm以上的線路和空間，但是在新器件中可能會低至2μm。（線路和空間是金屬軌跡的寬度和間距。）

Advanced Semiconductor Engineering（ASE）高級工程總監John Hunt表示：「大家都在考慮推出低端解決方案，但我們也將其視為高端解決方案。對於製造fan-out，你可以把一個晶元直接放在另一個晶元上。這對光子來說很好，因為大家希望它在50μm以內。你也可以使用fan-out作為裸片基板的替代品，因此你可以將晶元翻轉到封裝上。這樣便可以讓熱量向下傳遞，跟向上傳遞一樣。 」

亨特表示，「對於fan-out chip-on-substrate技術，它本質上是在基板上整合了多個布線層，也可以在某些應用上替代2.5D。fan-out方法的一大好處是，單一裸片上沒有太大的壓力。這並不會取代高密度硅中介層，但它將以較低的成本進入市場，並允許公司對硅進行再利用。」

高端fan-out還帶來了一種處理困擾垂直堆疊散熱問題的新方法。對於單片3D堆疊，如果其中一個邏輯層被封裝在另外兩個邏輯層之間，那麼，在不適用一些特殊的冷卻技術（比如微流體）的情況下，中間邏輯層就很難散熱。這通常會導致「三明治形狀」的邏輯單元部分或全部關閉，並限制了這種封裝的優點。但對於雙面冷卻而言，特別是在基板上有fan-out時，散熱問題可以更容易管理。

Amkor公司研發副總裁Ron Huemoeller表示：「InFO將繼續以目前的形式作為Apple處理器的集成內存預堆疊封裝解決方案。除此之外，目前的方式能走多遠還有待觀察。在基板上的fan-out將成為行業的新熱點，不同形式的低密度和高密度fan-out基板都會出現。」

新市場

2016年，蘋果在iPhone 7中採用了台積電的InFO技術應用處理器，此時Fan-out成為了主流。從那時起，Fan-out已用於各種應用，既有手機這種高產量的消費器件，也有汽車這種上市時間、靈活性和性能都很苛刻的應用。

汽車行業對於高級封裝而言是一個特別有吸引力的機會，因為感測器和感測器集線器等晶元的最終的樣子以及它們需要支持的協議尚有太多的不確定。這些應用中的技術仍在不斷發展，這意味著今天開發的產品可能不得不比以往更快地進行修改。電子產品的汽車應用設計周期通常為5到7年。現在，它的日程表同消費電子產品一樣。

先進封裝可以在這方面提供幫助。它讓使用新組件增加現有設計變得更簡單，包括不同的內存或內存配置，以及器件最初設計時可能不會使用的其他功能。在這些情況下，先進封裝本質上創建了一個平台，在這個平台上可以添加新功能，而不必重新進行整個設計。至少，現在有一些垂直或水平堆疊的晶元是這樣。

Brewer Science先進封裝部業務開發總監Ram Trichur表示：「我們已經在MEMS器件中看到了這些，ASIC和MEMS感測器彼此堆疊在一起。它也用於超過24GHz的高頻應用，此處天線鏈路需要要求封裝的大小。使用5G時，頻率原因會造成嚴重損失，因此需要減小不同功能部件之間的距離。使用4G LTE時，天線鏈路是晶元上的柔性電纜。使用5G和毫米波時，天線長度只有幾毫米，因此需要集成到封裝中。」

沒那麼簡單

Fan-out已經發展了十多年。到目前為止，還沒有一種方法適用於一切。即使是在高端市場，也有許多不同的品種，包括fan-out on substrate和package-on-package fan-out， 以及chip-first和chip-last方法。

Fraunhofer EAS公司研究工程師Andy Heinig表示：「對於低成本和中等成本的應用來說，Fan-out是一項非常好的技術。 但是我們也看到了Fan-out技術的限制。你可以將2-3個布線層放置在fan-out上，但在這一點上，95%都只有一個布線層。如果放置兩層的話，產量就會降低。最後，如果你沒有98%到99%的產量，設計就不會投產。 」

Heinig指出，一種方法是開發fan-out層，將晶元放入模塑中。這種所謂的chip-last方法比chip-first方法更靈活、更簡單。但是，如果增加更多的布線層，fan-out的成本就會增加，產量也會下降，至少在初期階段是這樣。當所有的因素都被考慮在內時，它可能與中介層的成本相當。

Heinig表示：「對於高端應用而言，fan-out仍無法達到HBM的要求。橋是另一種選擇，但也有一些限制。這涉及處理器和內存之間的一小塊矽片。如果你有1個HBM堆棧和一個處理器，那麼就可以將處理器和內存與橋對接。但是如果你有4個HBM堆棧，那麼與橋對接時會出現問題。所以你可以降低晶元的成本，但是有很多步驟來將橋對接。這使得開發成本更高，最終可能比2.5D更昂貴。」

因此，至少在目前，2.5D和高端fan-out將繼續重疊。

Amkor公司的Huemoller表示：「2.5D將繼續在高性能計算和汽車領域緩慢增長，以滿足特定應用的需求。圖形驅動仍然是一個主要驅動因素，但多邏輯配置也需要2.5D封裝結構來解決AI市場。 隨著新產品的增長，多裸片產品將推動封裝行業向前發展。在未來幾年內，異構集成將全面部署為多種形式，包括SiP、子系統模塊、2.5D和各種硅到硅的橋接概念。混合技術在模塊化形式下的融合將推動這一趨勢的發展。」

行業的買進

無論先進封裝有多麼困難，但是與把一切都放到最先進節點開發SoC相比，它仍然更簡單，更便宜。雖然在引入了finFET的情況下，導致漏電流的短溝道效應在16/14nm處有所減小，但漏電流在10/7nm處又會上升。除此之外，業界還提出了Gate-all-around FET，但隨著新晶體管類型與EUV光刻技術一起加入，預計成本將顯著增加。

Synopsys公司DesignWare模擬和MSIP解決方案集團的市場營銷高級主管Navraj Nandra表示：「在較小的節點上仍有繼續整合的趨勢。與此同時，人們正在提出封裝的解決方案——有的是並排的，有的是用TSV或硅中介層堆疊裸片。這正在成為現實。封裝成本足夠低廉，以至於不需要非常高昂的費用就可以開發產品。部分原因在於深層神經網路，卷積神經網路和機器學習，特別是在推理方面。」

這不會取代微縮。但它確實提供了一種替代方法，以及一種繼續微縮的可能方法。雖然這並不一定是最便宜的解決方案，但它肯定比在最新節點上開發所有東西的成本要低，例如模擬感測器或PHY。

Lam Research公司首席技術官Rick Gottscho表示：「先進封裝更多是出於性能原因、降低功耗、外形因素，而非成本。它不會取代微縮，而且會試圖從晶元級別獲得更高的密度。兩者是互補的，都會繼續發展。它當然不會取代微縮方法。」

GlobalFoundries先進模塊工程副總裁Mark Dougherty對此表示贊同，他表示：「這又回到了並行工作的問題上。如果你觀察2.5D和3D的硅通孔的話，它將成為一個非常特定於應用的問題。它不會消除在裸片級別進行微縮的需要，但取決於終端客戶所尋求的解決方案，它在此處開闢了更多的可能性。當然有DRAM與邏輯器件結合的情況，也有一項技術與其他技術相結合的情況。所有這些都在發生。但它更多是由應用領域驅動的。」

結論

可用的封裝選項在不斷增加。雖然這增加了相當多的混淆，但這也表明，僅靠器件微縮會變得太昂貴、太複雜，無法持續幾年。我們不再轉向半節點，那些在路線圖上繼續前進的人會直接跳到下一個完整節點，並且他們正在尋求進一步擴展，使得架構選項超出單一的平面裸片。

在這種情況下，更高性能、更密集的fan-out是晶元製造商日益考慮和採用的又一選擇。這是3D集成的開始，或僅僅是平台的新替代品，目前還不完全清楚。但是，封裝正在變得更加複雜和可定製，這種趨勢在可預見的未來可能會持續下去。

原文鏈接：https://semiengineering.com/toward-high-end-fan-outs/

今天是《半導體行業觀察》為您分享的第1529期內容，歡迎關注。

Reading

推薦閱讀（點擊文章標題，直接閱讀）

國產存儲將要面臨的大考驗

EUV是實現7nm的唯一技術？

特朗普正式宣布：拒絕博通以任何形式收購高通