Wireline的關鍵技術-基於ADC的SerDes

作者： 唐良曉

數字電路具有穩定性好、可遷移性強以及便於高度集成等優勢，使模擬電路的數字化成為不可阻擋的趨勢。這在Wireline SerDes領域也不例外。因此，用ADC和數字信號處理模塊代替複雜的模擬前端，是SerDes設計者努力的目標之一。今天我們就來聊一聊基於ADC的SerDes技術。

是SerDes？也是DA/AD！

SerDes是Serializer/Deserializer的簡稱，顧名思義是指串化器和解串器。但是，將SerDes僅僅描述為串化器和解串器，這樣的解釋並不完整。除了串化器和解串器，SerDes系統還包括發送端的驅動級和接收端的模擬前端。發送端驅動級將串化後的信號送入信道；而在信道的另一端，接收器的模擬前端將接收到的模擬信號轉化為數字信號。

圖 1 常見Wireline SerDes系統架構

細心的讀者一定已經發現，發送端驅動器其實就是一個DAC（數字-模擬轉化器），而接收器的模擬前端就是一個ADC（模擬-數字轉化器）。當然，比較特殊的是，對於傳輸「0」和「1」電平的SerDes系統而言，這裡的「DAC」和「ADC」有效位都只有1比特。此外，與傳統AD/DA的差別在於，為了補償信道的影響，SerDes中的「DAC」和「ADC」通常具有均衡能力。

ADC與M-PAM信號

ADC的喜與悲

接收器模擬前端需要通過均衡補償信道的衰減，而傳統的均衡器主要由模擬電路實現。這部分模擬電路通常是整個SerDes設計的重點，工作量大、難度高，而且難以在工藝之間遷移和復用。因此，長久以來，人們都希望藉助於多比特的ADC和數字信號處理模塊來實現均衡的功能，從而減小甚至取代傳統的模擬前端。

然而，理想很豐滿，現實很骨感。

對於低速SerDes系統而言，模擬前端的設計難度小、功耗低；使用ADC反而會增大系統的設計難度，在功耗和面積上帶來更大的負擔。而對於高速SerDes系統而言，實現高精度的高速ADC本身比實現模擬前端的代價更大。

因此，雖然時不時的會有人跳出來發個paper，談一談基於ADC的SerDes系統、描繪一番美好前景，但是傳統的模擬方法長久以來一直是設計SerDes系統的主流方案。

M-PAM信號的興起

但是，凡事都有「但是」。關注SerDes技術的讀者一定會發現，近幾年基於ADC的SerDes的文章越來越多。比如2016年ISSCC上Ultra-High-Speed Wireline Transceivers模塊中一半是基於ADC架構的。

為什麼基於ADC的SerDes突然又「得寵」了？

要回答這個問題，我們首先得介紹一下M-PAM信號（M Pulse-amplitude modulation，有時候也會把M放在後面，如PAM4和4PAM意思是相同的）。M-PAM是指一個符號包含M種幅度的。傳統的Wireline系統中，發送端發送的信號只有「1」電平和「0」電平兩種狀態，所以一個符號包含1比特信息。但是隨著傳輸速度的不斷提高，一方面信道的衰減越來越大；另一方面系統所能提供的均衡能力反而隨著頻率越來越小，面積和功耗則是越來越大。於是人們就想到，如果一個符號包含多個比特（比如0,1,2,3等4種狀態），即使發送符號的速度保持不變，系統的傳輸速度也能成倍的提高。

圖 2 PAM4 和 NRZ ，[Tektronix]

這種一個符號包含多個比特的思想廣泛地應用於無線通信中，比如16-QAM、64-QAM、256-QAM等。這樣的系統通常要求在發送端保證信號的線性度，而在接收端先通過ADC量化為數字信號，然後再進行均衡恢複數據。讀到這裡，我想你已經猜到為什麼在M-PAM信號沒有應用於Wireline SerDes中了——因為需要高速ADC。

圖 3 無線數字通信接收機架構框圖，[Noel ORiordan, Silicon & Software Systems (S3)]

但是，現在情況逐漸在改變。M-PAM信號+ADC的組合所帶來的優勢正在逐漸改變人們的看法。你是願意去設計56Gb/s的NRZ收發器（奈奎斯特頻率達到28GHz），還是56Gb/s的4PAM收發器（奈奎斯特頻率為14GHz）？這個問題的答案已經不是那麼顯而易見。而隨著數據傳輸速度的進一步提高，M-PAM信號的優勢將越來越誘人。

基於ADC的SerDes技術

下面就介紹一下基於ADC的SerDes技術。為了描述的簡潔和易懂，這裡僅以NRZ信號為例進行介紹，大家可以自行推廣到M-PAM信號的系統中。常見的基於ADC的SerDes系統有兩種：一種是基於uniform ADC，另一種是基於non-uniform ADC。這裡的uniform和non-uniform是指ADC量化中使用的步長是否均一。

基於Uniform ADC的SerDes系統

基於uniform ADC的SerDes系統架構與傳統的SerDes系統架構比較接近。因為接收到的信號幅度與發送端信號擺幅和信道衰減相關。因此為了能夠最大可能地利用ADC工作範圍，通常需要使用AGC（auto gain control，增益自動調整放大器）將接收到的信號調整到合適的幅度。然後通過uniform ADC將接收到的模擬信號量化。量化後的信號就可以使用數字高通濾波器進行均衡。因此，量化誤差將成為系統是否能夠正確接收信號的關鍵。

圖 5 傳統DFE與基於uniform ADC的DFE對比

與傳統SerDes不同的是，量化後的數字信息穩定且易於存儲，因此不僅可以通過DFE消除後序的ISI（碼間干擾），還可以使用FFE消除前序的ISI。

基於non-uniform ADC的SerDes系統

基於Uniform ADC的SerDes想法非常直接，均衡方法與傳統方法相似。但是，當需要補償高損耗信道時，我們就需要的更多DFE的階數，而不同的階的DFE係數各不相同。因此，如果需要有效的區分這些不同階DFE對信號產生的碼間干擾，我們就需要提高ADC的精度、減小量化誤差（如果量化誤差比某些DFE的係數還大，那這些DFE的係數就會直接湮沒在量化誤差中）。這就意味著更多的比較器（flash ADC）或者更多的比較周期（SA ADC）。

圖 7 基於non uniform ADC的DFE原理示意圖

因此，人們就想到如果將ADC中的參考電平直接對應到DFE的係數，就可以理論上避免量化誤差的影響。這就是non-uniform ADC。如果將這些非均一的參考電平進行合理地分組，即使有量化誤差的存在，只要保證足夠大的電壓裕度（voltage margin），就能保證系統的較小誤碼率。這與uniform ADC的差別在於，這裡的量化誤差是可控的。當然，這樣的代價是控制演算法會更加複雜。

＝＝＝＝＝＝＝＝

歡迎加入我們的讀者群，與志同道合的人一起交流一起吐槽！點下面的鏈接填寫您的信息我們會邀請您入群！

矽說讀者交流群

我們同時也開通了微信平台(微信號:silicon_talks)，將會發布更多半導體行業深度解讀和福利，歡迎搜索公眾號！

推薦閱讀：