為什麼Intel CPU的Die越來越小了?
前面一篇文章(為什麼CPU越來越多地採用硅脂而不是焊錫散熱?)中我提到CPU的Die越來越小了,有些朋友疑惑這是為什麼。一個簡單的回答是製程提高了,但這個答案顯然不能服眾。如果晶體管數目不變,製程提高,則單位面積可以放入更多的晶體管,則Die尺寸的確會變小,似乎很有道理。但是,眾所周知,根據摩爾定律,每年Intel會向Die裡面加入更多的晶體管,則這個推理就不成立了。製程和晶體管數目向兩個方向拉扯Die的大小變化,究竟為什麼最終Die變小佔據了上風呢?我們先列舉所有關鍵知識點,並在最後分析他們造成的影響。
CPU Die越來越小了
Intel CPU Die的尺寸在不斷縮小:
從紅色曲線,我們可以看出從Westmere開始,Die尺寸逐漸變小,在Skylake時達到最小值。
如果這些數字不夠形象的話,我這裡有張比較圖片:
我們可以看出Die越來越小,直到Ivybridge,haswell略有回升但在Broadwell和Skylake又再次下降。
摩爾定律
摩爾定律,是由Intel創始人之一戈登·摩爾(Gordon Moore)提出來的,其內容為:集成電路上晶體管的數目,約每隔兩年便會增加一倍。到目前為止,這個預測都很好的被事實驗證著(2016年後趨緩):
圖片和數據出自參考資料1。由於綜合考慮主流半導體廠商,比較晦澀。如果我們單獨摘出Intel晶體管數量,則會簡潔不少:
這裡說句題外話,有同學問我每2年增加一倍不應該是指數函數曲線嗎?就像這樣:
為什麼我們看到的摩爾定律曲線擬合結果是一條斜線,類似線性關係。其實秘密在於Y軸,大家可以仔細觀察和思考一下。
製程
每一次提高製程,單位面積都可以放入更多的晶體管:
可以看出,晶體管密度同樣呈現摩爾定律上升。
分析
聰明的讀者也許已經發現問題所在了。如果晶體管數目和晶體管密度同時呈同樣的冪函數上升,結果不是應該Die大小不變嗎?怎麼和現實情況不符合呢?
合理的答案只有一個,那就是晶體管數目增長落後於晶體管密度增長。總的來看,台式機CPU內核數目增長趨緩,多出來的晶體管往往用於增加Cache和提升核顯,造成CPU Die的向小的方向變化。另外Die越小,一個Wafer上就能裁剪出更多的Die,在商業上更加有利,有可能也是部分原因(純屬個人猜測)。
Whats Next
最後我們來了解一下最新的Coffeelake Die的大小。好消息是Coffeelake Die變大了。
左邊是Coffeelake 8700K,右邊是Kabylake 7700K。肉眼可以看出尺寸增加不少,從125 mm2增加到了151 mm2。除了架構改進提高的原因之外,變大的主要原因有兩個:
- 最主要的原因是內核數目增加了。從4+2變成了6+2,多出了兩個內核。
- 製程從14nm+變成14nm++。對於14nm++,一個有趣的表現是晶體管的密度不增反降:
Pitch從70nm增加到了84nm。在可以提供更高頻率支持的背後,代價就是對Die的大小造成負面影響。
專欄其他CPU文章:
CPU製造的那些事之一:i7和i5其實是孿生兄弟!?
CPU製造的那些事之二:Die的大小和良品率
為什麼CPU的頻率止步於4G?我們觸到頻率天花板了嗎?
為什麼晶圓都是圓的不是方的?
為什麼"電路"要鋪滿整個晶圓?
CPU能用多久?會不會因為老化而變慢?
為什麼CPU越來越多地採用硅脂而不是焊錫散熱?
歡迎大家關注本專欄和用微信掃描下方二維碼加入微信公眾號"UEFIBlog",在那裡有最新的文章。同時歡迎大家給本專欄和公眾號投稿!
參考資料:
[1]: https://www.revolvy.com/main/index.php?s=Transistor%20count
[2]: https://zh.wikipedia.org/wiki/%E6%91%A9%E5%B0%94%E5%AE%9A%E5%BE%8B
推薦閱讀:
※通俗易懂講解 選擇排序
※[OSDI 2016'] Fast and Concurrent RDF Queries with RDMA-based Distributed Graph Exploration
※俄亥俄州立大學 計算機信息與科學這個專業怎麼樣?