計算機科學入門-門電路

大家好，鼓老師又來給大家科普計算機知識了。今天要講的是「計算機科學入門-門電路」。不不不，鼓老師沒有結巴，今天要跟大家聊的，就是「門」。

說到「門」，鼓老師想起很久以前看過的一則新聞：

網友看到這則新聞，都非常氣憤，大聲驚呼「這個宋山木真不是東西，連門都不放過！」

不不不，鼓老師今天要講的，不是這個門。

而是「與非門」的「門」：

啊呸，手滑了，是這個門：

有的同學說，這看起來一點都不像門啊！

那是你看的角度不對，你把它立起來：

這樣是不是就像個門了！

這樣的「門」，我們計算機界還有很多：

它們統稱「邏輯門」，每一種門對應一種邏輯運算。關於邏輯運算，可以參考鼓老師之前的科普文章：計算機科學入門-邏輯運算。

比如，上面立起來那個門，叫「與門」，對應「邏輯與」運算。它底下兩隻腳是輸入，頭上的一根毛是輸出。計算機中用1表示true，0表示false，所以，當「與門」兩隻腳的輸入都是1的時候，它頭頂的毛才會輸出1，否則，頭頂上的毛就輸出0。

類似的，這個尖腦袋的傢伙，叫「或門」：

它對應的是「邏輯或」運算。當且僅當兩個輸入都是0的時候，頭頂上輸出0，否則輸出1。

另外這個單腳的三角形傢伙，叫「非門」：

它頭頂的毛總是輸出跟腳底下的輸入相反的結果。腳底輸入0，頭頂就輸出1；腳底輸入1，頭頂就輸出0。

這三個傢伙是最基本的「門」。其他的什麼與非門，或非門，同或門，異或門，都可以通過這哥仨組合得到。

當然了，上面這些都是畫圖的時候用的符號，就跟電路圖裡的電阻一樣，畫出來是這樣：

可是在現實生活中，它長這樣：

那麼，這些計算機中的「門」，在現實生活中長什麼樣呢？

組成門電路的基本單元，叫「晶體管」，一個邏輯門由兩個或多個晶體管組合而成。單個晶體管長這樣：

這是一個早期的晶體管在電子顯微鏡下的照片。可以看到圖中的比例尺是180納米。估算一下，這個晶體管的大小在350納米左右。作為對比，人類頭髮單根直徑是70微米左右，是這個晶體管大小的200倍。如果用這個晶體管來搭建「門」，在人類頭髮斷面那麼小的面積上，可以搭出數萬個「門」。

有同學要問了，這麼小的「門」，是怎麼造出來的？咱們也沒這麼小的工具啊！這就要說到光刻技術了。

講光刻之前先講點別的。不知道同學們有沒有聽說過蠟染。鼓老師小時候是做過蠟染手工的。一般是在一塊白布上用融化的蠟來畫畫，畫好以後蠟也凝固了，然後把整塊布浸到藍色染料里泡一會兒，再撈出來晾乾就好了。之前用蠟畫過的地方，染料浸不進去，還是白色，其他沒有蠟的地方就被染成了藍色。用不同的染料重複這個過程多次，就能畫出色彩豐富層次分明的畫來。

還有一種方法，是整塊布先在蠟油里浸透，等蠟幹了以後，再用刻刀把某些地方的蠟摳掉，或者乾脆把布揉成一團扔染料里浸泡（其實鼓老師小時候用的就是這種方法）。揉成一團的布上會有很多蠟的裂痕，染料滲入這些裂痕中，也會形成好看的花紋，非常隨意，非常surprised。

扯遠了。光刻的原理，其實就跟蠟染差不多。

門電路的製造其實就是在光滑的硅晶體表面上挖坑，然後把導電的金屬或者金屬氧化物填到坑裡，或者貼到坑邊上。但這是納米級別的坑，用什麼工具挖呢？

聰明的同學已經想到了，用光。

我們知道，有些化學物質是能跟光發生反應的（比如溴化銀，光照下能分解成銀和溴。科學家們利用這個性質，發明了膠捲）。在光刻工藝里，光就相當於蠟染里用來畫畫的刻刀，我們先找一種「蠟」把硅晶體蓋住，這種「蠟」能跟光起反應。然後用光把需要挖坑的地方照一照，「蠟」就融化漏出底下的硅晶體來。然後再扔到溶液里浸泡，這種溶液能跟硅反應，但是不能跟「蠟」反應，於是硅晶體上就在我們指定的位置被蝕刻出無數的小坑。往坑裡填金屬填氧化物，用的也是類似的化學反應原理。

一般用來做光刻的硅晶圓（做成圓形片狀的硅晶體），直徑有十幾英寸。

光刻工藝一次蝕刻針對的是整片晶圓。所以我們造這些「門」，從來都不是一個一個造的，而是一次造一大片。在晶圓上造好以後，切割成方形的小塊，封裝，測試，完了以後就成了這個：

在這個小方塊里，集成了超過7億個晶體管，也就是數億個各種「門」。

前面提到的那個350納米的晶體管，是上世紀90年代末的產品。根據摩爾定律，「門」的大小每18個月減少30%。在2005年，鼓老師剛上研究生的時候，主流工藝還是Intel奔騰4的90納米。當時給我們上課的老師就說，光刻遇到瓶頸了，摩爾定律還能不能繼續生效很難說。

如今十幾年過去，摩爾定律依然有效。現在的主流工藝已經降到了14納米，而且據說三星採用10納米製程的SoC（高級單片機-片上系統 System on Chip）已經量產，預計2018年會把成熟的FinFET10納米製程用到Galaxy S9的CPU上。同時也在試驗EUV（極紫外光）工藝，預計2018年開始量產EUV7納米製程的晶圓，採用EUV工藝的10納米DRAM（內存晶元）也將在2019年量產。

而台積電的路線則更為激進。雖然在10納米製程上落後於三星，台積電7納米製程的晶元在2017年4月就已經開始試產，不過台積電的7納米製程並沒有採用EUV工藝。鼓老師猜想台積電是打算一步到位，直接把EUV工藝用來挑戰5納米製程。早在2016年就有消息說台積電從荷蘭光刻機廠ASML一舉訂購了5台EUV光刻機（單台售價1.1億美金），並宣稱2019年開始試產EUV5納米工藝製程，預計2020年開始量產。

5納米之後，門電路尺寸還能不能繼續縮小？現在還很難說。硅原子直徑是0.22納米，理論上單個硅晶體管的尺寸不可能小於0.5納米（至少兩個硅原子+硅原子中間的坑）。因此0.5納米是硅晶體管尺寸的物理極限。然而在這個尺度上，電子有可能會出現量子隧穿現象，晶體管的可靠性是個問題。

2016年10月，美國勞倫斯伯克利國家實驗室成功造出了1納米尺寸的晶體管，然而，這個晶體管已經不是基於硅來造的了。它的基底是MoS2（二硫化鉬），柵極是碳納米管。這種新材料製作的晶體管性能如何，能不能量產，現在都是未知數。

門電路從早期的電子管，到如今的超大規模集成電路，短短70年的發展，為世界帶來了翻天覆地的變化。如今，晶元集成度越來越高，門電路計算能力指數增長，人工智慧箭在弦上。我們也許身處於硅基生命，或者二硫化鉬生命，或者別的什麼生命崛起前夜的偉大變革中而不自知。未來到底會如何，讓我們拭目以待。