微電子製造工藝科普（3）? 介電層沉積

這一期在正文開始之前先扯點別的ヾ(ｏ?ω?)?。在 第一期 ? 晶體管 的網友評論中有童鞋（好像還是位鋁童鞋），想讓鹵煮爆照的。這期照就不爆了，但是換了個頭像，看頭像去吧~~~記得關注本專欄和點贊~~~

另外，本文題圖拿Rutgers震貼，下期拿電子科大UESTC~~

然後評論里有童鞋覺得寫淺了的，還有童鞋覺得看不懂的。。。其實我也在把握尺度問題，但本著標題里的「科普」二字，儘可能深入淺出。有些時候，作為懂的人，覺得別人也應該懂的，但其實不然，所以希望大家多多指教啦~ 如果有需求的話，我還可以在【科普文】結束後，再寫【進階篇】。

下面正文開始~

---------------------------------------------------------------------------------------------------------------------------

各位看官，現在假設你手上已經有一片硅了，我們的終極目標是在上面做出薄膜晶體管，且把它的電學性能測出來。從這篇文章開始，我們將按照工藝順序，一篇文章一個工藝地介紹。工藝順序是什麼？請出門左轉，見 微電子製造工藝科普（1）? 晶體管 - 知乎專欄 中 1.3 製造工藝部分。這裡補個流程圖，回顧一下。

Fig. 10 TFT製造工藝流程簡圖 （0）完整Si晶圓，晶圓太大了，畫不下！（1）切好的Si襯底， （2）鍍上SiO2介電層，（3）鍍上ZnO溝道層，（4）Channel define（這個中文該怎麼翻譯，教教我），（5）源極漏極，（6）把柵極，也就是Si，開出來

下面介紹從（0）到（2）的過程，切割、清洗和介電層沉積。

三、切割&清洗 Cutting&Cleaning

清洗和切割就沒有必要單獨一篇文章敘述了。放在這裡和介電層沉積一塊講。原則上，在學校的實驗環境中，每一個步驟開始的時候，都是需要清洗的。

3.1 切割 Cutting

首先準備Si襯底。完整的Si晶圓都是很大一塊的，比如8寸，10寸，工業界的會更大，因為晶圓越大，單個device的製造成本就越低。而就學術界來說，不需要批量生產，也礙於設備的限制，完全沒有必要用大塊晶圓，所以我們組一般把sample切成 1.5 X 2 cm 的大小。這個尺寸下，器件數目足夠多，而且便於人工操作和機器擺放。切割純手工，用玻璃刀，說好聽點叫鑽石筆，筆頭確實是金剛石。。。

Fig. 11 鑽石筆

3.2 清洗 Cleaning

即便是在超凈間（cleanroom）的環境下，Si片表面的污染也是不可能避免的，特別是被鑷子夾過的地方。所以在正式開始之前，需要清洗樣品。學術界通用的簡便方法就是依次用 丙酮 （acetone），甲醇（methanol），和去離子水（DI water）在超聲里各振5min就行了，最後氮氣吹乾。超聲就是眼鏡店用來洗眼鏡的機器。這一步在微電子製造工藝科普（2）? 光刻 - 知乎專欄微電子製造工藝科普（2）? 光刻 - 知乎專欄中有提及。而更嚴謹一些需要用RCA cleaning，比較複雜，【進階篇】介紹，如果有【進階篇】的話，恩。

丙酮：很好的有機溶劑，溶解樣品上的有機物

甲醇：也是有機溶劑，且它既溶於丙酮也溶於水，可以把第一步殘留的丙酮帶走

去離子水：把前一步殘留的甲醇和樣品上的無機物帶走

關於去離子水，去離子這三個字很重要，否則給器件帶來的影響是災難性的，因為電學測量結果會亂跳，毫無規律。比如，2013年我們實驗室去離子水中多出了很多Cl-，導致所有工作停滯半年。這半年主要是花在查問題究竟出在哪了，因為誰都想不到會是水出了問題。

四、介電層沉積 Dielectric Layer Deposition

可以做介電層的材料有很多，Si工藝中最常用的就是SiO2。因為你再也找不出其他什麼材料可以和Si有這麼好的交界面了（自己和自己的氧化物交接嘛）。 除此之外，在工業界，為了適應有效溝道長度（也就是XXnm製程）越來越小的要求，SiO2的厚度已經被迫減薄到幾個納米了。由於量子力學效應，電子會發生隧穿，產生溝道到柵極的漏電，削減源極漏極間的開電流。這是我們不希望看到的。在不犧牲電容的情況下，為了讓介電層變厚，只能換用高介電常數(high-k)的材料，比如Al2O3、HfO2、ZrO2等。但是Al3+,Hf4+,Zr4+有很大的可能性在高溫工藝下擴散進Si，導致器件柵極天生帶正電，影響開啟電壓和開啟速度。所以換用high-k之後，交界面問題是主要聚焦研究的問題。

以上是背景介紹，現在以SiO2舉例，正式講講這一層怎麼做。在Si上生長或者沉積SiO2主要有兩種方法：熱學氧化 （Thermal oxidation）、和等離子體增強型化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition, PECVD）。各有各的優缺點，下面分別說明。

4.1 熱學氧化 Thermal Oxidation

很直白，就是把清洗後的矽片放進卧式爐里，通氧氣，或者通水蒸氣，然後千度高溫燒，表面的Si就會被氧化成SiO2了。氧化層的深度和時間是非線性關係，越深越難被氧化。

干法（Dry oxidation）：通氧氣高溫加熱。氧化層純度高，質量好，但是氧化速度慢

濕法（Wet oxidation）：通水高溫加熱。速度快，但是純度不高

Fig. 12 卧式爐，把矽片推進去烤就行。注意：用熱學氧化方法鍍SiO2不要事先切好樣品，而是把完整晶圓推進去，之後再切。卧式爐的尺寸是給完整晶圓設計的，切好後樣品太小，放不成。再注意：推拉必須緩，否則溫差過大，晶圓就炸了。

4.2 等離子體增強的化學氣相沉積 PECVD

這中文名字有點繞，一般就叫PECVD了。這是一台真空設備，向真空腔里通入N2，用於產生等離子體。等離子體是繼固液氣後的第四種物質形態，又叫電漿，說白了就是正負電荷間的化學鍵被打斷，變成一坨各種正負電荷無規律的在一塊的「氣體」。特點就是帶有極性，而且高能，可以降低化學反應的反應溫度。在等離子的幫助下，高溫加熱，再通入硅烷（SiH4）和笑氣（N2O），二者反應，生成SiO2和NH3，那SiO2就沉積在樣品上了。

這裡需要注意的是，二者是氣相反應，那是不是說，滿真空腔就全是SiO2顆粒了呢？答案：是的。但是可以控制，讓樣品下方溫度最高，而其他地方溫度相對較低，或者冷壁，減少SiO2污染。但不管怎麼說，PECVD的腔體都是很髒的。

Fig. 13 PlasmaTherm 790 PECVD。本想查一下價格，都得正式詢價，沒查到，算了。。。

PECVD生成的SiO2在質量上不如烤出來的，原因很顯然：

1. PECVD SiO2是SiH4和N2O反應生成，沉積在Si表面的。而熱學方法的SiO2是氧進矽片生成的。緻密度上，明顯烤箱做的會比PECVD好。更高的緻密度，更加絕緣，更不容易漏電。
2. 同一台PECVD設備不僅能長SiO2，還能長其他材料，比如SiNx等。而且放進反應腔的樣品也不一定是矽片，可以是玻璃，藍寶石，甚至是塑料。這些因素都會污染反應腔，那生長出來的氧化物也是很可能被污染的。另一方面，當然可以清洗PECVD，這是PECVD維護的一部分。

那為什麼還要用PECVD呢？

1. PECVD的SiO2生長速率是非常線性的，所以可以很方便地預估厚度

2. PECVD生長速率比烤爐快太多，省時間

3. PECVD生長成本低

介電層鍍完，產生了一個問題，就是不導電的SiO2把要作為柵極的Si完全覆蓋住了，最後測量電性的時候，探針扎不到了，怎麼辦？這一步在最後一步，也就是Fig. 10（5）-（6）中解決。簡而言之，給SiO2挖一個洞就行了。等到了那一步，我們再細講。

這期結束，下期講我的老本行 ZnO沉積 了，白白~~

推薦閱讀：