如何看待2017年第50屆體系結構頂會MICRO的最佳論文頒發給量子計算體系結構？

如何看待2017年第50屆體系結構頂會的最佳論文頒發給量子計算體系結構論文《An Experimental Microarchitecture for a Superconducting Quantum Processor》

讀了一下這篇文章，先介紹一下背景。

超導量子晶元的控制不想我們平常的晶元只要電位加到電極上就可以了，而是需要通過精確的微波進行控制。首先微波的頻率，振幅都有特定要求，對於transmon qubit來說一個pi-pulse（把Qubit 從0 變成1或者反之）是一個特定頻率的微波加上一個Gaussian窗，這個形狀的準確程度直接影響Qubit的fidelity。同時操作的時候需要不止一個通道的微波，常常需要多個通道微波合作。而且幾個微波必須精確到納秒級同步。

一般現階段大家的做法是使用電腦寫一大堆micro service(比如UCSB折騰數年造的輪子LabRad) 控制很多台企業生產的AWG或者自製DAC生產微波，然後再想辦法進行時鐘同步使得不同板子產生的微波不至於時鐘上差距過大。這麼做通常需要先用電腦生成好波形，上傳到DAC的RAM裡面，由於要讓微波儘可能精確，消耗的DAC Ram也很多。

簡單的來講這篇文章折騰出了一個transmon專用的AWG+ADC，嘗試解決以上幾個問題。首先定義了一些常用波形，這樣就不必每次都讓CPU生成波形上傳在執行，而是只用提供所謂的「指令」就能描述清楚了。然後Timing上在IC內部設計了一個事件隊列，用一個FPGA 來trigger一堆DAC。最後順便再弄了一個ADC以及FFT核進去（其實不用做完全FFT，幾個頻率就行）來看Qubit的readout結果。

個人覺得是一份比較紮實的工作，工程量不小，也算是把大家平常用軟體做的工作全給搬到FPGA上了。但畢竟也沒有什麼很亮眼的地方，而且一些做法其實已經過時了。他們使用預定義微波的方法就不夠靠譜，因為fabrication總是不完美的，每一個Qubit的性質略微有些不同。現在公認的做法是通過機器學習找到一個奇葩形狀的pulse以獲得最佳fidelity。還有關於Timing的部分，想要在IC內部折騰出一個事件隊列很容易，我比較在意他們是怎麼做compensate的，以我的經驗哪怕接上晶元同軸電纜長50公分timing也要做出較大調整，這是最頭疼的事情。他們這個完全沒提到，可能是因為體系結構不關心這個吧。

至於如何看待。。。這篇文章拿了最佳論文我只能說傳統體系結構的研究已丸。。。

首先要恭喜參與這項工作的諸位同學和老師，最佳論文的分量大家都懂的！Big Big Congratulations!

背景介紹：我去聽了文章一作同學給的學術報告，所以這個回答也可以算是我個人對這個工作的一點小小的感想。既然是感想那就難免有錯漏疏忽之處，還望大家多多體諒多多幫助，謝謝！想到哪裡寫到哪裡，後面看情況再修改補充。

這項工作最令我印象深刻的地方是它用的計算力極小。核心的digitial的部分是在Altera cyclone V的FPGA上完成，佔用的邏輯單元較少。這一點推翻了我原先的直觀認識，也從側面說明了這個項目是經過良好的優化的。

整體而言，這項工作是和超導量子比特實驗平台深度綁定的，不應該被誤解為「量子計算CPU通用指令集」這樣性質的東西。事實上這項工作確實包含了針對超導量子比特的指令集，不過指令很少以至於叫不叫指令集這個名字並沒有什麼所謂。它也不應被認為是量子計算體系的「最優解」或者「唯一解」，但毫無疑問這是一個優秀的工程上的可行解。當前量子計算的實驗研究，其路線和體系嚴重依賴於特定的量子比特平台；跨平台通用控制邏輯與實驗控制系統暫時還不是發展的主要方向。

從物理實驗工作者的角度出發來進行認知的話，這項工作的本質是設計、構造、實現了一個針對數個超導量子比特的量子邏輯實驗平台的優化控制與數據輸入輸出的系統。這項工作基於主流商用硬體，並不存在靠拼裝備或者拼歐皇臉進行壓制的情形。

現階段超導量子比特實驗平台的特點是相干時間短，量子邏輯門操控快，操控主要依靠精細設計波形的微波。我覺得這項工作瞄準的「行業痛點」有這幾處：（1）因為哪怕是最初級的演算法都包含大量量子邏輯門操作，而每個量子邏輯門操作又包含數量不等的脈衝波形，這些複雜波形的涉及到的數據量極大。如果每次都要重複生成--上傳整個波形序列的過程，硬體控制系統的帶寬受不了，任意波形發生器的內存受不了。（2）量子演算法包含的量子邏輯門只有先後順序，然而在真實的超導量子比特實驗平台上，各波形是有時序的。（理論物理學家）在布設量子邏輯門以實現某理論某演算法的時候，不會去管在XXX波形需要在YYY ns打到ZZZ qubit的問題。但在實驗物理以及工程上，時序就是個大問題。

這項工作針對痛點（1）的做法是，預先將各波形編碼，因此在通訊過程中傳播的只是一個短短的編碼，然後DAC將其轉化為波形；燒通訊帶寬和任意波形發生器的情況得到避免。針對痛點（2），它包含了一個帶時間戳的隊列，從而實現了各波形的時序。