jk觸發器是什麼原理？謝謝。 ?

長文多圖

好像圖片不能直接從word複製過來，慢慢加吧~

關注這個問題好久了，慢慢開始碼字吧~

說到JK觸發器，既然是第一個回答（正式的），那就從非門說起吧。

這是一個TTL（晶體管-晶體管邏輯）當輸入低電平（0.3V）時，此時T1的BE是可以正嚮導通的，則T1的基極電位（感謝@李澤光老師的指正，原為電壓表述不準確）為（0.3+0.7）V,但是這樣的電位不足以使得T2和T4導通，T2與T4工作於截止狀態，此時流過R2的電流僅僅為T3的基極電流，電流很小可以忽略，則此時Y端的電位就是（5-0.7（T3 Vbe）-0.7（D正嚮導通壓降））=3.6V，輸出高電平。

當給以高電平(3.6V)時，T1管子的發射結反偏，而集電極正偏，處於倒置工作狀態（簡單理解就是集電極和發射極對調使用，各電流參數略有不同），此時T2,T4均可以導通，可以計算出T1的基極電位大概為3*0.7=2.1V.此時T2,T4都處於飽和狀態(IB大)，則T4的CE端壓降就很小（約為0.3V），Y端輸出低電位。

我們知道對於三極體，其工作狀態並不是會立即改變的，而是呈現出一個逐漸上升穩定的過程(結電容的充放電，電子空穴的形成與消失)，宏觀則是表現為其工作狀態並不是立即變化並且有一些延遲。

有了非門，我們就可以說一下基本RS觸發器

圖示為基本RS觸發器的電路圖與其真值表：

首先我們分析一下Rd和Sd分別為 0 1，1 0時候電路的狀態

0 1：明顯Rd有輸入為零的輸出即為Q=1，Sd一端輸入為1，其輸出還要看另外一端，左邊的與非門輸出的1返回到了右端與非門的輸入端，Q=0.

1 0: 與0 1的分析方法一樣，有Q=0，Q=1.

0 0:顯然輸出為Q=1，Q=1.

1 1：這個是最有意思的狀態，RS觸發器也特別在這個狀態，分析1 1的時候，我們需要考慮到上一個狀態。

0 1——》1 1：0 1時，Q=1 Q=0.此時Rd從0反轉為1，為了方便解釋，我們把狀態都標一下

這個是前一個狀態，我們把Rd變成1(紅字)，發現了么!！！這時候左邊的與非門的狀態不是Rd可以決定得了，因為左邊與非門的右埠輸入的是0，此時不論Rd怎麼變，輸出都是不變的，可見0 1——》1 1，電路的狀態將一直保持下去。

1 0——》1 1

我們使用與上一個一樣的分析方法

同樣的，輸出將繼續保持下去。

0 0——》1 1

這個狀態算是RS觸發器最奇特的狀態了，0 0的時候R S觸發器的輸出為1 1，但是此時如果輸入變為1 1會發生什麼呢？

咦？這樣的話，輸出就會變成0
0，但是0 0傳遞到輸入輸出又變成1 1，那樣這個電路豈不是就這樣一直鬼畜下去？

實際上，是不會出現這個情況的，之前我們有提到電路的時延，實際上每個與非門的時延
都是不一樣的，即使看起來如此對稱的電路，還是有不對稱的東西。這樣的話當輸入同時由0 0——》1 1的時候，假設左邊的時延小一點，那樣左邊就先出0，這個0馬上又跑到右邊的那個輸入端，這樣右邊的與非門還沒來得及輸出 1，就被定在了輸出 1，此時電路繼續保持下去，如果右邊的快，則是一樣的道理。這裡弄幾個圖可能會比較容易理解

所以我們分析了所有的狀態以及轉換，只有0 0——》1 1的狀態是不能確定的，為不定狀態。

分析完了這個基本RS觸發器，我們繼續看看它的一些改進電路。

有人想讓電路在工作的時候工作，不工作的時候就保持，就又添加了兩個與非門，其中時鐘CP用來決定電路的工作狀態，當CP-0的時候R S，底下的兩個與非門輸出1 1，電路工作在保持狀態不論RS怎麼變，輸出都不會變換，CP=1的時候，R S決定輸出，電路與基本R S觸發器一樣的原理工作。這個叫同步RS觸發器。

因為不定狀態的存在，我們又加了一個非門，這樣輸出就只有0 1，1 0兩種輸入，消除了不定狀態。這個叫做同步D觸發器。

之前的幾個電路都有一個缺點，就是在CP=1的時候，輸出隨著輸入的變化而變化，這就存在了不確定的狀態，如果在CP=1的時候出現了干擾，導致輸出錯誤，那麼這個電路就有風險，我們希望消除這種不確定的因素，於是就又加了一個與非門和四根線.

首先我們在CP=0的情況下分析變化輸入D會發生什麼，可以發現，CP=0時，3、4門被封鎖電路處於保持狀態，D變化，輸出不變。

D=0 CP由0到1，輸出不變。

D=1 CP由0到1，輸出不變。

接下來進行更複雜的分析:

首先在CP=0期間令D由1變成0，則3、4門的輸入變成了0、1，但是由於CP=0封鎖了3、4門，輸出不會發生變化。

此時令CP轉換為1，4門將輸出0，輸出反轉，而這個0又將6門鎖死，此時再改變輸入，輸出也不會變化了。

這時候我們讓CP=0，輸出同樣不變化（基本RS觸發器工作在保持狀態）。

一樣,我們把輸入變成1，可以發現，CP同樣封鎖了3、4門，輸出不變化。

一樣，CP越變到1，輸出改變，各端子狀態如圖。

此時改變輸入，並不會引起輸出的改變。

這樣我們就可以總結出此種電路的特點：

只在CP上升沿的時候改變輸入有效，在CP=0,1的時候，改變輸入，輸出不改變。

這種電路叫做（維持阻塞D觸發器&<聽起來好奇怪···&>）

這樣的電路就很棒了，在CP正跳變之前準備好數據，CP變成1的時候完成輸入之後再不會變化。要想改變數據，就得等到下一個CP正跳變。

其實JK觸發器的分析方法和前面分析的方法一樣，只要有耐心，慢慢的分析下來，多過幾遍，心裏面自然就會很清楚了，由於時間原因，只能暫時寫到這裡了，有時間寫JK觸發器的。

另外自己也就是一名普通大學生，如果大家看完以後認為有哪裡不準確或者表達不清楚的，還請大家多多指正~~