從MPW到量產之——E-test
但是,作者君認為作為一個IC designer來說,最大的榮耀就是自己設計的晶元能夠量產,走進千萬的商品。以後當妹子看著新款的IPhone眼冒精光時,你就可以嚴肅地對她說:「這款IPhone的基帶ADC是我設計的,不過可惜還是閹割版。出於對性價比的考慮,我推薦小米XXX,裡面的晶元是我親手設計過ADC中的最高性能……」
咳咳,綜上所述。作者君決定新開一篇章,介紹一下從MPW到量產之間一些不為人所注意的細枝末節,以饗讀者。
這裡我們先來說一下E-test。
所謂E-test,是wafer test的一種,而且它並不像其他functional wafer testing一樣。E-test並不關心晶元的功能情況,而只關心一個工藝下最基本的性能。E-test的結構位於Scribe line裡面。對,就是那條將chips分隔開的粗線里。一般來說,Scribe line的寬度有大概100um,而隨著工藝的進步,逐漸縮減到60um左右。現在據說有些customer喪心病狂,為了省面積要求scribeline要在40um之內。
source:http://www.engr.uky.edu/~elias/lectures/ln_21.pdf
下圖中間那些小方塊就是scribe line 下面的各種測試模塊。其他地方的Metal被暫時隱藏了。
E-test又可具體分為兩種:
1. 主要注重於fab工藝下的物理結構,比如 gate poly width,metal-to-metal shorting,contact resistance等等。
2. 測試device的基本性能,如capacitor的電容率,resistor的電阻,溫度特性,transistor的Vth,Id曲線等等。
做E-test的測試儀器主要有這些:Agilent 4156A/B/Semiconductor Parametric Analyzer,可以測試I-V and V-t曲線;Agilent 4284 LCR Meter,測試Inductance (L), Capacitance (C) and Resistance (R);Frequency counter,用來測量Ring Oscillator。
下圖所示是用來做E-test的儀器Agilent 4080 parametric Testers和炫酷的48channal的probe盤。該Tester可以在內部形成一個無塵環境,wafer從那個紅色箱子里一片一片依次被抽取出來,送入機台。然後probe伸出探針,扎進wafer里進行測試。
左下圖為一個transistor的Id和Gm vs Vg的曲線圖。當然,對於即將量產的chip來說,我們不關心單個transistor的性能,而關注整片或者幾片wafer上的性能變化,於是乎,就有了右下圖這樣的一個統計曲線。由圖可見,第三片wafer的波動很大,這時候就需要去fab追根溯源,看是哪一步出了問題,接下來就是無盡的撕逼……說了這麼多,讓我們來總結一下,為什麼要做E-test?- 首先,經過這些基本device的測試,無論Foundry還是design house,都可以更好地掌控該工藝。Foundry可以想辦法提高自己的工藝,提升良率。而design house則可以更充分地將模擬結果和實際流片結合在一起。甚至可以要求Foundry故意做到某一個corner,當然前提是你要是大客戶,如果這是幾片wafer的小客戶,哼哼。
- 其次,可以確定哪些wafer是在designer可接受的範圍內,進行後續的測試封裝等步驟,避免了許多無用的工作。PS:據統計,平均到單個chip上,wafer testing的cost是晶元測試的十分之一,只有board測試的千分之一。
- E-test也是監控工藝的有效工具,檢查defect,missing contact等等,尤其是對於一個Foundry的新工藝。
- 如果將來有yield的問題,也可以通過E-test來探尋本源。
———————————————————————————————————————
原創聲明:本文為原創,未經許可,嚴禁轉載。如需轉載,請聯繫作者。
微信公眾號:analogIC_gossip
推薦閱讀:
※Kirin 970的NPU實力究竟如何?| 半導體行業觀察
※通過DARPA項目看看晶元世界的「遠方」- Architectures
※Efinix給FPGA設計打開的腦洞
※2015 年紫光在晶元設計領域的行業地位如何?
※Perl等腳本語言在IC設計中有哪些用處?數字IC前端設計有必要掌握類似語言么?如果有,應該掌握到什麼程度?
TAG:芯片集成电路 | 芯片设计 | 电子模拟电子数字电子电路 |