微電子製造工藝科普（1）? 晶體管

01-26

作為一個知乎新人，正文開始之前，國際慣例，先自我介紹一下。

-----------------------------------------------------------------------------------------------------------------

本科：電子科技大學，電子科學與技術（固體電子工程），2011 - 2015

碩士：Rutgers University，Electrical and Computer Engineering，2014 - 2017

博士：同上，2016 - 至今

（時間線確實有點奇怪）

以下是所涉及領域：

1. 材料

1.1 材料生長：半導體 ZnO/MgZnO using MOCVD & sputtering

電介質 Al2O3/HfO2 using ALD; SiO2 using PECVD

1.2. 材料表徵：表面形貌 SEM

微觀結構 TEM

元素分析 XPS

2. 器件：Frequency Tunable Surface Acoustic Wave Devices

這部分就不展開了，講清楚蠻複雜的。

-----------------------------------------------------------------------------------------------------------------

最近瀏覽知乎，感覺關於微電子製造技術沒有一個比較準確和系統的文章。有一些做IC的童鞋，略有涉及，但都是很表面的。我希望以工藝工程師的角度，比較完整的把微電子製造工藝展現給大家，讓大家對晶體管的製程有一個初步的了解。當然，我這裡是從學術界的角度去講，工業界大規模生產又是另外一回事了，但是基本步驟和原理是一樣的，我們也就只能管中窺豹了。

我本想讓這篇文章一氣呵成，從一片矽片開始，到完成測量器件的電學性能為止，在一篇文章內展現給大家，可寫了3000+字，發現一半都還沒寫到，所以只能變成連載了。謝謝大家耐心閱讀。

連載文章的第一部分，咱們初步了解什麼是晶體管、其結構、其功能和搭積木式的簡介製造工序。

一、晶體管

1.1 簡介

很簡單，看官就把晶體管看成是一個開關就行了。想像一個黑盒子，伸出三個埠。一個埠是閘刀，就是控制開和關這兩個狀態的，比如說給信號0就關，給信號1就開。另外兩個埠，一個是電流的進口，一個是電流的出口。給信號0，電流斷開；給信號1，電流連上。

這個開關最理想的工作狀態是，給0V（也就是信號0），或者0V以下，沒有任何電流流過那兩個埠；給一個開啟電壓（比如1V，也就是信號1），有電流流過，而且這個電流越大越好。另外這個開啟電壓我們希望越小越好，因為所需電壓越小，功耗就越低。

那為什麼簡單的開關就可以組成如此功能強大CPU呢？其實就是這樣，開關的不同連接方式就可以組成不同的門，比如或門、與門、非門，而這三種門就可以達成所有運算邏輯了。2014年發布的 Core i7 Haswell 大概集成了1,400,000,000個晶體管。提一句，所謂22nm製程指的是，源極和漏極中間的距離，也就是有效溝道長度。

說到這裡，就不得不提一下摩爾他老爺子，英特爾的聯合創始人。他著名的摩爾定律一直主宰著半導體業界的發展：集成電路上可容納的晶體管數目，約每隔兩年便會增加一倍。近兩年關於摩爾定律能否持續的討論一直都有，但大致的趨勢沒有動搖。下面摩爾老爺子鎮樓。

Fig. 1 76歲時的摩爾老爺子

1.2 結構

這裡要介紹的是我們組裡做的晶體管，叫做薄膜晶體管（Thin Film Transistor，TFT）。字面看，就是一層一層薄膜堆疊出來的晶體管。與工業界通用的基於Si的MOSFET，或者FinFet不同，但是原理一樣，而且工藝更簡單。所以用這個來介紹可以讓讀者更加方便的了解器件製程技術。

Fig. 2 TFT 示意圖

不論TFT還是MOSFET，FinFET，基本結構都是一樣的：Gate（柵極）、Source（源極）、Drain（漏極）。和上文相對應，gate就是控制開關，而S/D就是電流的兩個埠，一個進一個出，誰進誰出無所謂，因為是對稱的。

Gate：柵極，電極，可以是金屬，上圖用的是重摻雜的Si，已經是導體了

Dielectric layer：介電層，理想情況下是絕緣體，在溝道與柵極間形成電容

Channel：溝道，半導體，電子流動的地方

S/D：源極漏極，兩個電極，金屬

在「關」狀態，理想情況下S/D電阻無窮大

在「開」狀態，理想情況下S/D間電阻為零（但這顯然不可能）

這個開關的工作原理其實很簡單：

首先，keep in mind ZnO是n型半導體，電子導電。在源極接地的情況下，給gate apply一個正電壓，電子從源極流向channel，開關打開，可以導電；給gate apply一個負電壓，電子從channel流向源極（地），channel沒電子，不導電，開關關住。

1.3 製造工藝

簡單說，就是搭積木，一層一層搭上去。不同層用不同的工藝不同的機器，這裡簡略介紹每一層都是用什麼設備做的，後面會分文章詳細敘述。

介電層 SiO2: 1. thermal oxide；2. PECVD deposited oxide

1. Thermal SiO2指的是把矽片放進卧式爐，高溫下通氧氣或者水蒸氣，氧化矽片表面Si，實現SiO2

2. PECVD deposited SiO2：PECVD是等離子體增強型化學氣相沉積的英文縮寫，是一台真空設備。硅烷和笑氣在等離子體和高溫的幫助下反應生成二氧化硅，沉積在樣品表面。

溝道ZnO：ZnO的實現方法有很多，筆者做的最多的是MOCVD，金屬有機物化學氣相沉積。簡而言之，就是帶有Zn基團的有機物在高溫下和氧氣反應，生成ZnO沉積在樣品表面。另外還有濺射法。濺射法是利用等離子體轟擊大塊ZnO靶材，轟擊出來的ZnO分子沉積在樣品上。還可以用ALD做，原子層沉積。一層Zn一層O長上去。在後面的文章中都會有詳細介紹。

源極漏極S/D：金屬。用電子束蒸發沉積的方法把金屬鍍上去。電子束蒸發沉積就是用高能電子束轟擊金屬，使金屬高溫氣化，氣態金屬原子就可以沉積到樣品上了。

這裡有一個很重要的問題就是，不論何種方法把材料鍍上去，都是鋪在整個樣品上，那如何實現某個特定地方有，而其他地方沒有呢？因為這項技術會在整個製造工序中反覆出現，所以我們專門會有一篇文章論述。先賣個關子，我們下個文章見。

Have a good one!

----------------------------------------------------------------------------------------------------------

References

1. 高登·摩爾

2. TFT