5nm的晶體管會是什麼樣子？

01-25

現在，晶元製造商在 14/16nmFinfet 製程的競爭進入了白熱化階段，而下一階段的 10nm 和 7nm 的角逐也進入了預熱階段。與此同時，業界也正在推動工藝製程走向 5nm 。

TSMC 表示，他們希望在 2020 年推出其 5nm 的工藝，而三星、格羅方德和英特爾也都在這個節點上投入了大量的金錢進行研發。

但我們可以明確知道的是，在 5nm 的時候，晶元製造商會面臨很多未知的挑戰。最基本的一點，我們連 5nm 真正到來時間和具體規格都沒能確定。更不用說可能面對的技術和經濟方面的挑戰。退一萬步，就算 5nm 真的確定下來，按照目前的演進，最終也就是只有幾家公司能夠承擔起 5nm 製程的高昂費用。

「我目前的想法是 5nm 是會實現，但是直到 2020 年前，我們都不會看到大批量的投產」， Gartner 的分析師 Bob Johnson 表示。如果你問我真正的量產時間，我覺得這個時間會是 2021 或者 20222 年， Bob 補充說。

根據 Bob 的觀點，設計一個可用的 5nm SoC 的成本會達到 5 億美元，對比於 7nm SoC 的 2.71 億美元，成本基本翻了一番。

和 28nm 的平面型器件相比，更是天價，前者的價格是後者的 9 倍。

對於那些想把製程推進到 5nm 的企業來說，他們只有兩個選擇，一個是 FinFet ，另一個是橫向的 gate-all-around FET 。

Gate-all-around (GAA) ，有時候被稱作橫向納米線場效應管。這是一個周邊環繞著 gate 的 FinFet 。

實際上，業界也圍繞 GAA 上做了很多功夫。

按照 Intel 架構和集成方面的資深 Fellow Mark Bohr 的觀點， GAA 晶體管能夠提供比 FinFet 更好的靜電特性，這個可滿足某些柵極寬度的需求。

但業界關於 GAA 的討論還沒有定性，因為還有些廠商考慮在 5nm 的時候使用 FinFET 。

除了架構之外， 5nm 還要面臨的一個挑戰就是市場的容量問題。 5nm 的投資回報比也是業界顧慮的一個因素。 Bobr 方面認為， 5nm 的世代是會出現，且會覆蓋很多類型的產品。

就目前情況看來，儘管 Fab 廠面臨的挑戰比較多，但 GAA 引起的爭議還是比較大的。因為它會給 patterns, gates, 納米線和內部連接帶來極大的挑戰。除此之外，製程式控制制對晶圓廠來說也是一個噩夢。當然，如何平衡 GAA Fet 的成本也是很關鍵的。

為了幫助業界了解更多關於 GAA Fet 的細節，我們特意帶大家去了解一下這個基本的製程流程和這個技術將會面臨的挑戰。另外，我們還會帶大家去關注以下未來的設備，例如 omplementaryFETs 和垂直納米線。

Gate-all-around 是什麼？

現在的業界在 FinFet 上的競爭已經進入了白熱化階段，但是他們當中沒有一個能夠取得領先位置。

例如在邏輯器件裡面，其甜蜜節點依然是 40nm 和 28nm 這兩個平面節點。

很多晶圓廠最近在 28nm 的營收表現甚至出現了很大幅度的攀升，尤其是在通信那塊。 UMC 的 CEO 顏博文表示。在 UMC 最近的一個電話會議裡面，他提到 UMC 的 28nm 產線的使用率在 2016 年第三季度上升到 90% ，較前一季度的 70% 有了很大的提升，他補充說。

高端市場持續升溫。

製程從 22nm 到 16nm/14nm 演變的過程中，晶元製造商的晶體管從平面型進化到 FinFet ，其中最大的一個原因就是 FinFet 可以解決平面型設備的短溝道問題。在 FinFet 的時候，通過在 Fin 的三面環繞 gate ，可以達到很好的控制電流的效果。最後， FinFET 終於走進了主流。

三星的晶圓市場高級經理 Kelvin Low 表示，在 7nm 前，我們已經看到了挑戰。我們傾向於在縮小 CPP 的時候提高 Vcc （工作電壓），但我們認為我們在 7nm 的 CPP 尺寸面臨了很大的挑戰。因此我們認為這需要不一樣的設備結構和不同的技術去滿足這種需求。

此外，內部銅導線在現在的節點變得越來越緊湊，這就提高了晶元的 RC 延遲，我們希望 RC 延遲得到很好的蓋上， Low 表示。

根據主流的觀點，他們認為 FinFet 是可以擴展到 5nm 的，雖然這需要一些新的溝道材料的支持，例如為 pMOS 注入 SiGe 。

應用材料的策略規劃主管 Mike Chudzik 表示，這樣做可以不但可以讓你獲得想要的性能，還不需要縮小 fin 的高度。但實際上，這樣做是不允許你去縮小的柵極長度，但改善了移動性。

一旦 fin 的寬度到了 5nm ， FinFet 就會失去動力。

「你可以縮小你的 fin ，但你會發現，你會受到量子限制，在你的 fin 變窄的時候，你的能帶隙會提升，然後你的閾值電壓就會發生漂移」， Chudzik 說。

這就是為什麼晶元製造商對 GAA 產生興趣， GAA 比我們現在做的所有東西都要複雜，但對於 FinFet 來說，這是一個自然進化。 Lam Research. 的 CTO 和高級 VP Dave Hemker 表示。

從表面上看， GAA 和柵極夾雜在源極和漏極之間的 MOSFET 很類似。另外， GAA 同樣包含了 Finfet ，但和目前 fin 是垂直使用的 Finfet 不同， GAA 的 Finfet 是在旁邊。

GAA Finfet

傳統的平面器件（左）和現在的Finfet器件（右）

GAA Fet 包含了三個或者更多的納米線，形成溝道的納米線懸空且從源極跨到漏極。其尺寸是驚人的。 IMEC 最近介紹的一個 GAA fet 的納米線只有 8nm 直徑。

控制電流流動的 HKMG 架構能夠填補源極和漏極之間的差距。

於是，問題已經很清晰了，我們為什麼需要 GAA 。

「實際上，我認為在其在靜電學上面的性能是不夠優越的」，應用材料的 Chudzid 表示。你對 GAA 抱有期望是因為其可變性以及其可變的性能。

Coventor 的 CTO DavidFried 也認同這個觀點。

他表示，從 FinFet 向 GAA 的轉變並不會有很大的優勢，當中你只是獲得了對晶體管靜電性能控制的提升。

Fried 也指出， GAA 最大的提升在於縮小了柵極寬度。這樣你就可以得到一個全環繞和一點的靜電性能的控制。當然， gate 的縮小是必不可少的。

由於每個技術都有優缺點，現在讓你選擇 5nm 的架構，相信你心裡已經有了答案。

晶元製造商也面臨艱難的決定。

「未來將會有兩個、三個甚至更多的 Finfet 節點，未來是否替換材料也是一個問題，是否選擇水平納米線也是一個關鍵」。 Lam 的 Hemker 表示。但晶體管是不變的，但問題的關鍵是你是否能獲得你想要的尺寸而已。

當然，在 5nm 的時候，你還可以有其他的而選擇，例如 2.5D 堆棧的 die ， 3D 的設備和其他等等。

製造 gate-all-around

製造 GAA fet 的方法有很多種，一個簡單的方法是，晶元商在 pFET 和 nFET 架構的溝道材料商做個選擇。如在 pFET 上選硅， Ge 或者 SiGe ，在 nFET 上選硅、 SiGe 、 Ge 或者三五族材料。

Ge 和三五族材料的遷移特性比硅高，但這些特殊材料面臨缺陷和可靠性的問題。因此一個簡單的做法是使用 Si 或者 SiGe 。硅鍺對比於鍺和三五族半導體，其優勢是很明顯的。 IMEC 的邏輯設備和集成主管 Dan Mocuta 表示。

恰當的例子：

IMEC 的 GAA 製程是通過在 CMOS 襯底上部形成一個超結晶格子結構， IMEC 的超結晶格子結構是一個方形的架構，其包含了一個交互堆棧的 Si 和 SiGe 層。理想情況下，一個堆棧會包含三層的 SiGe 和三層的硅。

製造一個 FinFET

一旦超晶格堆棧開發完成， FinFet 就已經形成了。

在 GAA 里， Fin 是在側邊的。當然，製程步驟和傳統的 FinFet 是一樣的。從一個離子注入機使用傳統的摻雜技術，就會在超晶格方形堆棧的頂部形成了源極和漏極。源極會在堆棧的一端形成，漏極則會在另一端完成。

在這個步驟之後，頂部的超晶結構則會以字母 H 的形式 pattern 。在經過了幾道光刻和刻蝕之後，這個結構就會和字母 H 很像，而這個 H 形狀的圖案是平躺的。

類似 H 圖案的兩個高層結構物分居兩端，分別充當源極和漏極，中段就是 fin 的一部分。

在這過程中也會面臨一些挑戰。例如在 pattern 的時候，現在有兩個光刻的選擇， EUV 光刻和 193nm 沉浸式光刻。 EUV 和沉浸式光刻在 5nm 的時候都需要多多層的 pattern 。

儘管業界希望在 7nm 和 5nm 的時候使用 EUV ，減少 pattern 的步驟，但是在 5nm 的時候，晶元製造商是可以選用這兩種方案的。

「沒有 EUV ， Mask 會爆增，但有了 EUV ， Mask 就可以減少了，從而降低成本」，三星的 Low 表示。

但目前看來， EUV 還是沒有量產，因為它在光源、光刻膠和 Mask 方面都面臨挑戰。

現在， ASML 最新版本的 EUV 光刻機 NXE:3350B 已經出貨了，這個 13.5nm 波長工具有一個 0.33 的數值孔徑和 16nm 間距的解析度。

ASML 同樣也將其光刻機的功率從 80 瓦特提升到 125 瓦。這就會將晶圓的產量從 55 、 65 片每小時提升到 85 片每小時。除此之外， ASML 的新一代產品 NEX:3400B 也準備好了，這個針對 5nm 的產品擁有 13nm 的解析度。

ASML 打算在今年或者明年推出一款兩百瓦甚至更高瓦數的設備。但是晶元製造商則希望和以前一樣，能夠拿到 250 瓦的設備，這樣就可以將其產能提高到最大。那就是 125 片每小時。

「為了讓 EUV 滿足我們的需求，我們還有很多的工作要做」， GlobalFoundries 的技術研究高級主管和高級 fellow 表示。

晶元製造商同樣希望 EUV 抗蝕劑能讓其 pattern 的間距在 30nm 以下。

「如果抗蝕劑的靈敏度每平方厘米有 20 焦耳的話，那麼這個花費就和沉浸式的三倍 pattern 差不多」， Levinson 表示。

「基於目前的數據， 20 焦耳是可以達到的，在 7nm 的時候， 30 焦耳也是沒問題的。這並沒有給我們帶來類似於沉浸式三倍 pattern 的花費。但使用 EUV 還是有其他優勢的，在 7nm 的時候選擇 EUV 是非常正確的」，他補充說 .

製造納米線

下一步可能就是 GAA 面臨的最大挑戰，那就是製造納米線。

在 pattern 之後，如上文所述，形似 H 的結構兩端分別代表源極和漏極，我們就得在中段製造納米線。

在這個步驟， IMEC 和其他供應商已經開發出一個可替代的金屬柵極工藝。一開始，中間段是一個包含了交替堆棧硅和硅鍺層的超晶格結構。

使用可替代工藝，目標就是把交替層中的 SiGe 層移除，這樣就會只剩下硅層，且在硅層之間留下了一個空間。基本上來說，每一個硅層就形成了納米線的基礎，每個納米線在 SiGe 的「壓迫」之下，會提升溝道的移動性。

理想情況下，一個設備會有三層獨立的納米線，每個納米線都在一個水平方向運行。同時每個納米線都是懸空且從源極穿到漏極。

基本上，這三層納米線相互之間是放置在頂部的（頂部、中部和頂部），同時納米線是有分割空間分開的，互相也不會碰到。

在柵極替換過程中，晶元製造商使用一個刻蝕工具去移除材料。但傳統的刻蝕工具在 GAA 上可能達不到想要的尺寸。

挑戰就是在 15 挨（ 1 挨等於 0.1nm ）甚至更小的間隙里移除硅鍺，且在移除硅鍺的過程中，不能干擾到設備的其他部分。

在這個過程中，晶元製造商可能需要用到下一代的刻蝕技術 atomic layeretch(ALE) ，這個可以在原子尺度上有選擇且精確地移除目標材料。理論上， ALE 可以移除硅層之間的硅鍺，而不會破壞剩下的部分。

「這個方法是可以有選擇性的去除硅鍺，這樣你就能生成納米線」，應用材料的全球產品經理 Matt Cogorno 表示。

然而，我們還需要面臨其他挑戰。

在納米線下面，會有一個寄生溝道，你需要找個方法去阻隔寄生溝道的泄露， IMEC 的做法是一個叫做地平面摻雜的方式，我們會在沉積超晶格結構之前摻雜這個區域，這樣的話就會阻止泄露且提升亞閾值斜率， IMEC 的 Mocuta 表示。

帶有兩個堆棧納米線的IMEC GAA Fet

柵極和內部連接

現在，設備需要一個柵極，使用 atomic layerdeposition (ALD), ， HKMG 材料被放置在源極和漏極的狹小間隙之間。這樣的話，柵極就會被每個納米線包圍。

在這裡會面臨很多放置的挑戰， Coventor 的 Fried 表示。

在一個 Finfet ，你看柵極的溝槽，你可以看到 fin ，因此你可以把材料放置在任何地方，你只需對 fin 的側牆有點擔心，但你可以看到你放置的任何地方。

但在 GAA ，這是一個完全不同的故事。

現在你看向那個溝槽，你只看到那些線，我需要把材料放置在指定的位置，同時我還需要一個高質量的保護塗層， Fried 表示。

其他人也認同這個觀點。

ASMI 的全球產品市場主管 MohithVerghese 說，無論你是在線周圍塗層，還是線的下面塗層，你並沒有任何對準線，你只有祈求化學工作能夠完美。

要解決方案？

我們會看到熱 ALD 的再次出現，這完全依賴於化學， Verghese 表示。熱 ALD 包括了一個帶有兩個反應物的二進位進程， A 和 B 。 A 反應物被注入 ALD 裡面，晶圓被加工然後化學物被清洗，然後化學物 B 經歷同樣的操作。

最後，在 5nm 的時候，內部連接會成為最大的挑戰。

為了解決 RC 延遲的問題，晶元製造商需要新的突破。這是一個很大的問題， Lam 的 Hemker 說。你需要從各個方面解決這個問題，這是一個有關材料、設備、集成方案和設備布局多方面綜合的解決方案。

接下來呢？

雖然不確定是否會實現，但是晶元製造商在研發過程中會關注 3nm 和其他更先進的製程。

在 3nm 的時候，產業或許會探索水平 GAA fet 和垂直納米線 FET 。

「我們現在正在和某些大學就垂直納米線的相關研究進行合作，如果能夠成功，這回事一個很大的進步。現在你從密度上解耦晶體管的性能，你需要將其尺寸變得越來越小，這樣每更新一代進程，泄露就會增加。泄露的多少取決於先的長度。同時其堆積密度就是其直徑。現在則更加獨立了，你仍然需要去蝕刻這些東西並製造，與此同時，你還有很多的工作要做」。 Hemker 說。

除此之外， complementaryFET 同樣吸引了業界的關注。

這個設備有點像水平的 GAA 。每個納米線就是 nFET ，然後下一個就是 Pfet 。等等注入類似。

「你在三維孤立這些設備並對戰起來，這可能是一個思考模式的轉移，這是電路密度的一個徹底轉移。這就真的是一個大挑戰了」。 Fried 表示。

http://weixin.qq.com/r/ckMQCMnEiJT3rY1r9xZg (二維碼自動識別)

【關於轉載】：轉載僅限全文轉載並完整保留文章標題及內容，不得刪改、添加內容繞開原創保護，且文章開頭必須註明：轉自「半導體行業觀察icbank」微信公眾號。謝謝合作！

http://weixin.qq.com/r/4DnawhbEYEsfrVKh92zy (二維碼自動識別)

【關於投稿】：歡迎半導體精英投稿，一經錄用將署名刊登，紅包重謝！來稿郵件請在標題標明「投稿」，並在稿件中註明姓名、電話、單位和職務。歡迎添加我的個人微信號MooreRen001或發郵件到 jyzhang@moore.ren

http://weixin.qq.com/q/W0VcFd3kqEfREiQppGlM (二維碼自動識別)