模擬電路應用（三）Switched-capacitor integrator finite gain compensation

01-25

今天想談一個比較實用的話題：switched capacitor的integrator。

為什麼會想到這個話題呢？因為作者君最近在做一些feasibility study，內容就是把之前別人的電路繼續降低power consumption，繼續減掉area之類的。然後呢，裡面有個sigma-delta ADC，是個second order的。作者君的老大就讓作者君去試試，看看變成1st-order的行不行？

因此，作者君就開始搗鼓第一個integrator。所以，就有了今天這篇文章。

言歸正傳，我們看看，一個理想的switched capacitor integrator是怎麼樣的呢？

Prof.Behzad.Razavi "Design of Analog CMOS Integrated Circuits" 2001，440

它的TF (Transfer Function)是：

很顯然，kT的Vout等於之前(k-1)T的Vout減去一個跟input有關（乘以一個電容ratio）的量。

一直到這裡，我們都把這個Opamp當做是個ideal的。但是！哪有ideal的opamp存在嘛！

今天這一篇，我們先不考慮offset，只考慮finite gain。

so，如果這裡的opamp的gain只有A這麼多，那output會變成什麼樣呢？

X點電荷：

S1導通的時候： $left[ V_{in} (k-1)T ight] imes C_{1} +left[ V_{x} (k-1)T-V_{out}(k-1)T ight] imes C_{2}$ ..........(eq.1)

這個時候，由於opamp的gain只有A，所以Vx(k-1)T等於-Vout(k-1)/A。

好了，代入上面的公式裡面，可以看到：

$left[ V_{in} (k-1) T ight] imes C_{1} +left[ -V_{out} (k-1)T-frac{V_{out} (k-1)T}{A} ight] imes C_{2}$ ..................(eq.2)

可以預料到，A進入了公式裡面，然後稍微簡化一些，把Vout(k-1)相關的部分合併，可以得到：

$left[ V_{in} (k-1)T ight] imes C_{1} +left[ -C_{2}-frac{1}{A}C_{2} ight] imes V_{out} (k-1)T$ .........................(eq.3)

好了，這個公式就簡化到這裡。然後，我們來看看S2導通時候的情況。

還是X點電荷： $V_{x} (kT) imes C_1+left[ V_{x} (kT) -V_{out} (kT) ight] imes C_{2}$ .......................... (eq.4)

然後，Vx(kT)等於-Vout(kT)/A，因為假設這個opamp的bandwidth夠大，可以在半個sampling 周期內settle，就可以簡化得到下面的公式： $-frac{1}{A}V_{out} (kT) imes C_{1} +left[ -C_{2}-frac{1}{A}C_{2} ight] imes V_{out} (kT)=-left[ C_{2}+frac{1}{A}C_{2}+frac{1}{A}C_{1} ight]V_{out} (kT)$ ......(eq.5)

X點電荷守恆: (eq.3)=(eq.5)，得到一個終極的公式：

$left[ V_{in} (k-1)T ight] imes C_{1} -left[ C_{2}+frac{1}{A}C_{2} ight] imes V_{out} (k-1)T=-left[ C_{2}+frac{1}{A}C_{2}+frac{1}{A}C_{1} ight]V_{out} (kT)$ ....(eq.7)

然後再是化簡……

別暈啊！一定要挺住！

其實最後的結果也不太複雜嘛：

$V_{out} (kT)= frac{left[ -V_{in} (k-1)T ight] imes C_{1} +left[ C_{2}+frac{1}{A}C_{2} ight] imes V_{out} (k-1)T}{left[ C_{2}+frac{1}{A}C_{2}+frac{1}{A}C_{1} ight]}$ .................... (eq.8)

作者君喜歡簡單嘛！所以，我們來看看，如果C1=C2，那麼公式能夠被簡化成什麼樣子呢？

$V_{out} (kT)= frac{left[ -V_{in} (k-1)T ight]+left[ 1+frac{1}{A} ight] imes V_{out} (k-1)T}{left[1+frac{2}{A} ight]}$ ...............................(eq.9)

所以，回到最初的情況，也就是這個電路被reset了，那麼Vout(0)就是0，沒有存貨嘛！因此，

$V_{out} (1)= frac{left[ -V_{in} (0) ight]+left[ 1+frac{1}{A} ight] imes V_{out} (0)}{left[1+frac{2}{A} ight]} =frac{-V_{in} (0)}{1+frac{2}{A}}$ ...................................(eq.10)

跟書上那個公式對比一下：分母多了個2/A呢！所以，這個integrator的DC gain就不是infinite了呢！（大家應該記得一個最基本的RC構成的integrator，TF是-1/SRC，這個TF的DC gain是infinite）。

所以，這個有著finite gain的integrator，DC gain變成了A/(2+A)，當A非常大的時候，約等於1。

話說寫了這麼多，還沒到正題呢！作者君心心念叨的是：finite gain的影響呢？

如果把上面的公式（eq.9）寫成z-domain的，很容易就能得到：

$H(z)=frac{V_{out} (z)}{V_{in} (z)} = frac{1}{left[(1+frac{1}{A})-(1+frac{2}{A})z ight]} =frac{1}{left[(1+frac{2}{A})(1-z)-frac{1}{A} ight]}$ ...............................(eq.11)

DC的時候，也就是z=exp(jwT)=1的時候，分母是-1/A，這個integrator的DC gain就是A。

好了，折騰了這麼半天，我們來驗證一下，是不是這樣的？

咱們先拿個OTA跑下PSS和PSTB看看它的gain：（傳說要用diffstbprobe，可是作者君的古老工藝只支持cmdmprobe……淚目……）

好了，這是一個DC gain是68dB的OTA。

然後，我們搭建上面那個integrator，跑PAC和PSTB，得到了下面的波形：

跟上面估計的差不多，這個integrator的gain幾乎就是OTA的gain。（寄生電容導致稍微有些區別）那種在0Hz趨於無窮大的波形，嘿嘿，當然是不可能的啦！

等等！怎麼這個PSTB變成了這麼奇怪的一個東西？DC的時候，loopgain是負的！！！

額，讓我想想……

對哦！上面電路圖裡面，C2是跨在OTA的input和output之間的，所以……所以DC的時候，幾乎沒有從output到input的通路，loop是斷開的，所以……

要不，咱們換個電路試試看？

作者君現在的模擬波形是基於這個電路的：

裡面帶了CDS（Correlated Double Sampling）,可以用來減小offset的影響。

繼續跑PSS加PAC加PSTB：

這次DC的時候，PSTB的數值稍微靠譜一些了，幾乎跟PAC的值差不多大。

不過，為什麼從剛剛的68變成了61dB了呢？

PS：課後習題來啦！請計算這個帶CDS的integrator的DC gain~~~~

還有一個值得仔細瞅瞅的地方：在中間某個頻率範圍，PSTB忽然上升了差不多3dB呢！

PS：提示：PSTB計算的是一個周期內兩個phase的平均值，so （61+68）/2=？

————————————————————————————————

話說寫了這麼多，還沒到正題呢！作者君心心念叨的是：如何減小finite gain的影響呢？

重新再寫一遍公式11：

$H(z)=frac{V_{out} (z)}{V_{in} (z)} = frac{1}{left[(1+frac{1}{A})-(1+frac{2}{A})z ight]} =frac{1}{left[(1+frac{2}{A})(1-z)-frac{1}{A} ight]}$ ...............................(eq.11)

仔細看看，多出來的那個-1/A其實是個非常討厭的傢伙呢！因為1-z在低頻的時候，趨近於s，所以即使前面有個（1+2/A），DC gain並不是很受限。但是，-1/A就破壞了一切……

沮喪……

話說，有沒有簡單的辦法弄掉這個-1/A呢？

重新回去看(eq.7)，我們可以發現，(k-1)T的時候，沒有sample一項：C1/A*Vout(k-1)T；但是(k)T的時候，卻sample了：C1/A*Vout(k)T。

哦！就是這個討厭的區別啊！

要不，我們試試看，怎麼在(k-1)T的時候，加上這項呢？

那個，為了簡化，還是假設cap都相等哈！

作者君靈機一動，^_^，要不多加一個相同大小的cap？(k-1)T連入Vx，(k)T的時候斷開？

哇！自創新電路嗎？好激動！

然而，這麼簡單的道理，其實牛人們早想到了吧？

source: Circuit Techniques for Reducing the Effects of Op-Amp Imperfections: Autozeroing, Correlated Double Sampling, and Chopper Stabilization, Christian C. Enz and Gabor C. Temes, 1996

這篇集大成的invited paper，供大家仔細閱讀。

作者君拋磚引玉，finite gain的影響和補償，就簡單介紹到這裡了。

為了證明上面的gain boosting有效，作者君又去跑了下PSS和PAC：

同一個OTA，用最後一個gain compensation的電路，DC被boost到了109dB……

原創聲明：本文為原創，未經許可，嚴禁轉載。如需轉載，請聯繫作者。

微信公眾號：analogIC_gossip