為什麼現在的cmos工藝一般都是用p襯底，而不是n襯底？兩者有什麼區別啊？

01-23

因為P襯底的少子是電子，而N襯底的少子是空穴。電子的遷移率要大於空穴的遷移率，而MOS器件是少子導電，所以採用在P襯底上可以集成速度更快的NMOSFET。而PMOS必須要做到N阱裡面。

另外，這個和工藝應該也有關係。

就一般bulk工藝，pn節不能開吧，所以p-sub接地，nwell接vdd。反過來可能要大變很多東西，要是n襯底的，整個晶元sub都接vdd感覺怪怪的。

事實上 @番茄騰騰有提到這個觀點，自己有點啟發，在這裡匯總一下：

從電路設計的角度，襯底如果是p類型的，那麼會將襯底接地來實現pn結反偏，這樣在電路設計上比較簡單。畢竟是地嘛，選一個質量還行的地接上就可以了…

與之對應的，n型襯底，就要將襯底接電源，以保證pn結反偏。而事實上對於目前的soc系統，晶元上的電源會有好幾種，比如1.1v 的core 電源，1.1v的soc電源，1.8v 的模擬電源，3.3v的IO電源，5v的usb電源…對於這麼多電源，因為襯底是公用的，為了保證pn結一定是反偏的，那就要將n型襯底接到最高的5v電源上才行，那問題來了，在實際應用中，這個usb可能是沒有被使用的，那它的5v電源就沒有了，這樣的話，n型襯底實際上就不知道接到了什麼電壓值，進而造成整個chip無法正常工作。所以，使用n型襯底對目前的soc設計而言，不是很方便…

當然，從工藝本身的成本而言，可能會有更直觀的解釋，還請大神們不吝賜教…

2016年12月25日新加入的修改：

今天在網上看到一篇文章。這關於這個topic的，放在這裡，大家參考一下吧：

CMOS工藝一般都是用P襯底而不是N襯底？兩者有什麼區別啊？ - 電子元器件論壇 - 中國電子技術論壇 - 最好最受歡迎電子論壇!

有啊n sub的CMOS，crosstalk blooming和sensitivity會好的

IC包含的nMOSFET大大多於pMOSFET，也採用n阱工藝。一般希望nMOSFET與pMOSFET有近似相等的驅動電流，通常採用p阱工藝

一般是P- 襯底