eFPGA逐漸成為主流，SoC又有新玩法

版權聲明：本文 由半導體行業觀察翻譯自 《 Semi engineering 》，如果您認為不合適，請告知我們。如需轉載請在文首寫明來自半導體行業觀察， 謝謝！

為了應付不同任務的處理需求，工程師們在SoC中使用包括通用CPU、DSP、GPU和定製處理器在內的各種模塊。但上述SoC並沒有能夠在性能、功耗和硬體定製方面做到均衡。回看科技發展進程，你會發現有一種技術至今尚未成為SoC關注的重點，那就是FPGA。

其實FPGA的運算速度在大多數情況下比通用CPU都快，而且消耗更少能量。但是相對於定製電路，FPGA功耗較大，且性能稍遜。 FPGA可以通過編程內部邏輯模塊來實現各種功能，而且一旦FPGA設計完成後其可實現的最大邏輯規模就確定了。從另一個角度來說，無論FPGA邏輯資源利用率如何，其晶元面積（成本）已經無法改變了。換句話說，不管你用FPGA實現一個簡單的加法器還是實現一個複雜的基帶處理器，成本並不會改變。 種種原因導致FPGA並不能在主流競爭中勝出。

獨立FPGA晶元市場目前由Altera和Xilinx把持，而形成這樣格局的一個原因可能與他們並不只是生產晶元有關。FPGA需要有一個完善的複雜生態系統才能保證其使用。這個生態系統和處理器所需的一些必要支持很相似。

現在，從FPGA向eFPGA的技術轉變則需要更複雜的生態系統，因為在這個過程中，我們需要針對不同的IP核定製工具鏈。

在過去，有幾個公司試圖在eFPGA市場爭取領先位置，但沒有一個能成功。那麼究竟發生了什麼轉變，讓eFPGA在成熟的SoC市場再度熱炒，成為下一代的處理器類型首選？

市場的轉變

為了說明為什麼eFPGA這次將會成功，在這裡，我會先對巨大的工業市場和某些特定市場的現狀進行分析。

我們知道，對於很多市場，摩爾定律使他們前進的動力。這個在過去能夠按部就班地提供更小、更便宜且更快晶元的定律逐漸失效了。雖然在其指導下，還能提高晶元的集成度且降低功耗，但是當中很多的東西已經結束了。

在高端市場，產品迭代周期已經變長了。「需要長設計周期的網路和通信晶元是典型的對先進工藝製程有強烈依賴的市場，它們的設計周期長而且在掩膜方面的花費200萬到500萬美元之間」。Flex Logix的CEO Geoffrey Tate表示。「但現在的問題是，類似協議和封包這樣的標準一直在快速變化。過去的應對方法是每隔幾年就重新設計晶元，以滿足市場需求，但這樣的流程讓成本也逐漸增加。另外，數據中心對晶元的可編程化需求日益提升，因為只有這樣做，他們才能夠在系統內實現自動升級，進而達到優化成本，進行定製化設計，提高競爭力的目的。」 Geoffrey Tat補充說。

eFPGA的成功，勢必會帶來市場的擴展。

「客戶主要集中在網路和有線通訊基礎設施領域，當中包括了乙太網交換機和路由應用」。Achronix的CEO和主席Robert Blake說。

「具有基本可編程特性的FPGA可以被應用在計算領域，這樣就引致了其在相關市場中大幅度增長。這些市場包括了加密、解密；壓縮和解壓；非結構化搜索；機器學習和人工智慧」。Robert Blake強調。

FPGA的應用和成長周期

而在以微控制器（MCU）為代表的低端市場，Menta 的業務開拓經理Yoan Dupret 表示，嵌入式FPGA已經成功吸引了大家的注意力。這是因為人們都希望通過提高他們晶元的出貨量來提高利潤，而使用FPGA可以為不同客戶量身定做提供某一種MCU的多種版本從而提高出貨量。

例如，眾所周知MCU擁有很多的款型以滿足不同的應用場合。在舊的工藝節點，我們可以為同一款MCU設計多個有不同的串列匯流排協議(I2C, SPI, UART等等)的晶元版本以滿足不同的需求（譯者註：因為在舊的工藝節點晶元製造成本比較低）。現在的微控制器已經推進到40nm，而他們的掩膜成本也高達100萬美元，這樣使用嵌入式FPGA來實施定製化MCU而不是設計多個晶元版本可以大大提高效率。

Cadence IP市場的VP Hugh Durdan也認同這種觀點。

「傳統的MCU市場已經衍生出了各種不同的產品，很多是針對不同的數量和I/O類型量身定做的。他們這樣做的原因是因為客戶對價格非常敏感，加上了多用途的部件會增加成本，這是客戶不能接受的。在0.25微米的時候，這種策略是行得通的。因為那時候一套掩膜的成本只有五萬美金，你也可以在一個月的時間裡快速製造出一個晶元。但現在一切都變了，就算最簡單的IoT晶元用的都是55nm，甚至40nm的工藝，因此mask成本自然就飆升了。而FPGA則可以解決這些問題，雖然其架構成本有點貴，但它會降低一次性成本（NRE），因為它的一款晶元能夠針對不同的應用做改變，而不需要額外投入更多的成本」。

不依賴於預定的市場，嵌入式FPGA的製造者們發現他們所面向的也不再是那些中小規模市場。

Tate表示，嵌入式FPGA現在已經開始被集成到那些高容量的MCU和SoC晶元，與此同時，FPGA也被應用到先前未被涉及的市場。

Mentor Graphics新興市場經理Bryan Ramirez對新技術、應用有過很深厚的研究。他認為，FPGA在對大規模計算和可重構性有強烈需求的數據處理領域表現出色。

那些對異構計算有需求的應用也可以從嵌入式FPGA上獲益不少。而數據中心就是當中的最好應用市場，因為他們可以在主處理器旁邊的FPGA上跑搜索分析演算法；同樣地，在應用到自動駕駛上的時候，同樣可以實現MCU主管駕駛計算，而嵌入式FPGA則可以同時執行視頻計算。

機器學習，大數據

FPGA關注的另一個熱點領域應該就是目前紅透半邊天的機器學習。

「我們正在嘗試打造一些不需要編程的機器」。Sonics的CTO Drew Wingard表示。「哪樣的機器拓撲最有效率？哪樣的演算法最精準？關於這些問題的討論從來沒停止過。雖然網路拓撲很有提升的空間，但現在都已經用上了FPGA。」

「這些應用是極具靈活性的FPGA天然優勢領域所在。」 Drew Wingard補充說。

在數據中心領域，FPGA也是一個不能忽視的重要角色。尤其是現在數據的大爆發，對數據中心的需求激增，進而提高了對伺服器降溫和功耗的需求，具有天然優勢的FPGA的受關注度自然也水漲船高。

「那些原本跑在主處理器上，使用軟體實現的功能，也可以使用FPGA以硬體編程方式實現，且這種方式更加節能。」 Durdan說。「當然，演算法還需要持續更新，因此仍然需要可編程的軟體模式。就算在數據中心，在不同的時段，他們也需要不同的演算法。」Durdan補充說。

現在，所有這些功能都可以通過一個高端CPU和在一個板子上把FPGA連接到FPGA一起實現。

「微軟和其他公司都已經證明，FPGA作為協處理器有很大的幫助。但這種FPGA與CPU之間的互聯會成為性能瓶頸」。Tate表示。「我們如果打造一個Xeon+FPGA的晶元，可以把FPGA和CPU集成在同一個封裝里，或者更進一步把FPGA和CPU集成在同一塊晶元上，這樣瓶頸就會被打破，性能就會得到提升。另外我們可以使用更簡單的封裝並且不再需要高功耗的SerDes，因此成本和功耗同樣會降低。」Tate補充說。

將FPGA嵌入到SoC架構中的一個重大優勢是FPGA與SoC其他模塊之間的介面引線數量可以大大上升。

「一個中等FPGA的介面有300pin」，Blake表示。

「但如果我們將FPGA嵌入以後，pin可以高達16000個。因此，即使每個IO介面運行在非常低的頻率下，總體而言還是能提供足夠大的帶寬和更低的延遲，這就是嵌入式的優勢所在」。Blake補充說。

但當然，價格還是要考慮的。

「從單位面積性能上對比，FPGA的效率比定製邏輯晶元差25倍。」 Wingard表示。

「另一方面，通用CPU的性能並不會比FPGA低25倍，可能的情況是5倍，但具體情況還是和應用有關。」

「而一個嵌入式FPGA相當於有多少個』門』呢？如果它的密度比定製ASIC電路低25倍，那麼在你需要10000個ASIC門的情況下，這10000個ASIC門使用FPGA實現所需要的面積大約就是ASIC上25000門的面積。這麼大的晶元面積我可能可以做十個32位的小處理器。」 Wingard補充說。

Wingard認為，對於代工廠來說，FPGA在金屬層方面有更多的需求。而嵌入式FPGA也避不開這個問題。

Menta公司的Dupret並沒有被這個困擾。他表示，這個新技術的出現，對於很多節點來說，金屬導線層有點偏高。例如在28nm或者14nm的時候，至少需要八層或者九層。這對於嵌入式FPGA來說是一個優勢，因為這意味著你可以降低FPGA所佔據的面積，且布線更簡單。

生態系統

嵌入式FPGA想獲得成功，依賴於很多因素，同時我們也知道，這個產品的生態系統是非常複雜的。

首先就是FPGA IP核的問題。

這種IP核比內存編譯器複雜得多。你不但需要提供相當數量的邏輯塊，你還需要提供存儲、封裝、以及例如DSP這樣的嵌入式硬體核心，另外你還需要提供IP所需要的技術節點相關信息。這就需要一系列複雜的工具套件。包括了集成必須的模型和視圖。

Blake表示，一個FPGA編譯器需要的編譯時間遠大於內存編譯器（內存編譯器的編譯時間往往只需要幾分鐘），通常需要幾個星期。我們提供的是全定製IP功能塊的GDS版圖以及信號完整性模型、時序模型、測試模型、程序和文檔。

各廠商們也嘗試在裡面增加一些靈活性。

「我們有一個數字信號處理模塊，但如果在某種類型應用上，其他方式更有效率，那麼也會使用定製化的DSP，同時我們會將其集成到嵌入式FPGA中，就像一個黑盒子。」Dupret表示。「因為他們知道和競爭對手的差別，這就可以保持其競爭優勢。」Dupret補充說。

然後，用於集成IP核的工具也需要能夠給FPGA編程。

獨立的FPGA開發商在工具鏈上的投入與其在硬體上的投入一樣多。它需要邏輯綜合引擎、布局布線、DFT方法、時序引擎和其他。這些所有的工具鏈都需要參照IP 核定製。

有一個工具是必須的。

「先進的邏輯綜合工具往往會在功耗和性能方面做很多優化，而FPGA的綜合甚至比ASIC的綜合更複雜。」 OneSpin Solutions的市場VP David Kelf指出。

因此，我們必須仔細檢查綜合後的邏輯以保證它和前端設計者提供在RTL代碼中描述的邏輯是一致的（譯者註：即形式驗證）。這就需要能夠處理複雜時序優化的形式驗證工具。

實際上，隨著這些FPGA核進入ASIC，在FPGA上搭建設計原型會比較困難。因為ASIC所使用的核心一直在生產，這就使得FPGA設計的形式驗證和ASIC本身的形式驗證一樣重要。

如果晶元的終端客戶希望嵌入式FPGA還可以重新編程，那麼複雜性就會大增。

生態系統是所有嵌入式FPGA供應商競爭最激烈的領域。

最初，他們關注的是SoC開發者的編程，這是因為工具鏈能提供。

「就像在編程語言里常做的事情一樣，展開事情的能力和為這些功能搭建並行執行能夠獲得實質上的加速」。Achronix的Blake表示。

「今天，我們使用硬體描述語言（Verilog和VHDL）編程，我們也提供功能庫，這些是可以提升的。隨著語言為從軟體到硬體轉變而做的改進的出現，所有的事情也會改變。」

Menta公司的Dupret也同意這個觀點。

「我們是基於標準的HDL，因此它是一個標準的FPGA flow。在數據中心或許需要一個更高級別的語言，同時能夠區分那些程序是運行在CPU上，哪些是運行在FPGA上」。

現存的大部分高層級綜合工具（High Level Synthesis, HLS）並不是聚焦在這些方面的應用。

「隨著HLS的出現，以軟體語言形式寫程序，並將其轉變成編譯硬體，可帶來很大的跨越。」 Cadence的Durdan解析說。「隨著機器學習和神經網路的出現，其應用範圍變得越來越廣。現在很多的相關部署並不是通過嵌入式方案完成，而是以在處理器旁邊布置一個FPGA的方式實現。」

結論

這個市場還是非常年輕，且瞬息萬變。

「我們現在正處在技術成本的臨界點。」Blake表示，「在16nm的時候，你可以在一個SoC里集成有豐富功能的FPGA，來提升其性能。」Blake補充說。

但這並不是對每個廠商都適用。

「如果你對靈活性需求不高，或者說你不需要更改演算法的功能，那麼嵌入式FPGA就沒價值了。」Dupret表示。「這種情況下選用一個標準的設計更有效率，但如果在密碼學或神經網路上面，傳統的CPU就不怎麼夠用了」。

我相信關於工具的懷疑是大家關注的重點。Mentor的Ramirez也表示，這並不是一朝一夕的事情。這是因為同時滿足生產效率和軟體執行的可用性是比較困難的。我們目前在關注現在的嵌入式FPGA對已確定的FPGA供應商的軟體有多少事可以移植或集成。

而且永遠存在另外一種可能性，那就是通過2.5D集成快速降低成本。隨著FPGA供應商成為這個領域的技術領先者，他們一定會找出屬於自己的方法，解決所有問題。

http://weixin.qq.com/r/ckMQCMnEiJT3rY1r9xZg (二維碼自動識別)

【關於轉載】：轉載僅限全文轉載並完整保留文章標題及內容，不得刪改、添加內容繞開原創保護，且文章開頭必須註明：轉自「半導體行業觀察icbank」微信公眾號。謝謝合作！

【關於投稿】：歡迎半導體精英投稿，一經錄用將署名刊登，紅包重謝！來稿郵件請在標題標明「投稿」，並在稿件中註明姓名、電話、單位和職務。歡迎添加我的個人微信號MooreRen001或發郵件到 jyzhang@moore.ren

http://weixin.qq.com/q/W0VcFd3kqEfREiQppGlM (二維碼自動識別)

推薦閱讀：