計算機的時序是不是歸根結底都來自於CPU晶元(大黑塊)內部的那個晶振?
01-21
計算機硬體白目請教如標題所示問題。CPU自己有一個頻率,這個頻率應該就是來自於CPU晶元內部的那個晶振。但是其它的東西,包括匯流排周期,包括定時器的周期性中斷等,是不是歸根結底都來自於CPU晶元內部的那個晶振?
首先,CPU的頻率演算法是:
主頻=倍頻*外頻。
含義就是CPU的頻率是通過倍頻器把CPU外部的頻率翻若干倍。
比如,我現在用的i7 3770這個CPU的匯流排頻率是100MHz,倍頻範圍是16~39,所以空閑時CPU主頻是1.6GHz,最高睿頻是3.9GHz。
外頻是指匯流排頻率,所以,時鐘發生器必然是在CPU之外的。
所以,題主你需要這麼認為:系統匯流排(主板)提供了一套時鐘系統,CPU基於這個時鐘系統工作,是系統時鐘的若干倍,因此該時鐘系統應該位於主板上。
ARM CPU是什麼樣子不太清楚,可能是類似的。
另外,CPU內部不排除有自己的時鐘,但這個時鐘應該跟主頻沒關係。
以下圖片是一個基本的構造圖,來自wiki
基本上是的。
內部會有PLL等邏輯來倍頻,以及分頻電路來分頻。
晶振一般來自晶元外部。
當然會有些例外的,比如自己內部做震蕩環或者從外部信號截時鐘等等。
晶振是控制頻率的電子元件,應用於CPU基準時鐘終端,如果是定時或者計時功能出現了差錯,那可能就與晶振有關了。
PLL把外部晶振產生的震蕩信號當作輸入,輸出各種頻率的震蕩,到各個邏輯部件,包括CPU,外設,內存等等
一般是外部晶振,單片機是8M,智能手機,平板啊一般是16M,24M,cpu裡面有各種pll來把這個頻率放大供內存,cpu,其他外設用
電腦我不清楚,到現在也沒搞明白裡面的時鐘是從哪來的。但是對於一般的單片機,例如MSP430,有三個時鐘源,你說的匯流排周期,包括定時器的周期性中斷等的時鐘都是編程的時候設定的,可以來自內部的低速時鐘,也可以來自外部的晶振。
推薦閱讀:
※假如,高通不賣給中國任何晶元了,中國手機產業會有多大影響?
※怎麼看待目前國內IC集成電路領域,未來城市發展格局?
※如何評價Xilinx推出的ZYNQ系列?會在未來預期的智能硬體浪潮里佔據一席之地么?
※晶圓的邊緣為什麼要「鋪滿」電路?
※晶元項目中,如果流片失敗或有重大 bug,能不能只問責於驗證人員工作的不充分?