微電子學生如何在半年時間內提升自己能力？

01-21

本人微電子研二在讀，今年9月份開始就要找工作了，做的是基帶ASIC設計。從入學到現在實驗室一直讓做逆向工程，就是提各種由門級電路組成的大模塊，感覺自己啥也沒學到。正兒八經的正向IC設計至今都沒弄過，導師也不讓做，因為沒有項目，所以現在感到很迷茫。話說實驗室據說還是業內比較好的，可如今真的事與願違，曾經還幻想著畢業去飛思卡爾、高通、博通這類的企業，現在感覺能去華為就不錯了。
現在我的基礎就是，verilog只寫過基於SRAM的FIFO，看過學長寫的OFDM架構(verilog+matlab)。對於其他方面的真的是一無所知了。求指點

基礎打紮實比什麼都重要。

深入你目前這兩方面就挺好啊

硬體方面：你寫的fifo複位是同步非同步，有什麼差別，那一種好，具體編譯成硬體是什麼樣？fifo的空滿狀態是否真的合理無誤，寫比讀慢的時候，是否能保證寫數據時繼續保持空狀態？fifo是用來處理不相關時序，那還有什麼其他方式處理跨時鐘域？有何注意事項？要知道跨時鐘處理可是asic避免不了要面對的問題，畫出代碼所實現的硬體電路，再以此優化自己的代碼，規範編碼風格。

演算法層：ofdm應用場景，有何優勢，那些晶元產品設計需要此演算法，為什麼？

最後再將兩者結合，怎樣用硬體語言實現ofdm中演算法，嗯，各大公司會搶著要你了。

手機打字不方便，總之就先深入這兩樣。

基於FPGA做一個實際項目練手吧：

選一個演算法應用（圖像處理、通信、機器學習等都可以）。

理解計算過程，基於軟體（C語言，python等）實現該演算法。

分析演算法，設計硬體的實現方案，划出整體框圖，包括數據通路，控制邏輯和存儲劃分。

如果整體電路較大，細化成小模塊並定義好介面（寄存器，還是流介面），逐個實現模塊並驗證。

整體聯合模擬。

如果想上FPGA板子驗證的話，就考慮加上通信和用戶介面, 上板子驗證這個過程需要學習一套FPGA的流程，altera 或者xilinx的。

數字後端，剛工作三年。

首先想好想做前端還是後端，前端現在國內主要是驗證，筆試面試應該會問一些基本的verilog知識。我記得當時面試S（CPU IP設計）的時候，會讓你寫簡單的verilog，然後畫對應的電路圖，指出critical path之類的。。。

後端在學校做的人應該相當少，現在找工作也不難，面試只要你會基本的概念基本就OK了。

至於你說的基礎問題，我覺得沒太大關係。在學校整的玩意我覺得主要是學習基礎，鍛煉解決問題的能力。我在學校的時候搞的數模混合電路，跟後端完全不搭嘎，畢業之後還不是做後端來了。

祝樓主好運，準備半年足以搞定大部分公司的面試。

真的懂verilog，變成畫框框，而不是想代碼怎麼寫。不理解啥叫畫框框的話，可以買個FPGA開發版，推薦黑金的，把那幾本教程看一遍，獨立思考。他的教程雖然有不少錯的，但是，，

買塊板子自己瞎折騰吧！verilog只是工具，多學一些硬體知識！我也是研二的，現在正在學習vivodoHLS，加油吧

下載個modelsim，性價比很高，能做很多事情。

首先學習寫tb，自己寫一些模塊，調試一下，下面幾個題目由簡單到複雜供參考

1 實現基本的器件，如ram，fifo，和加法器等連接，調下功能

例如這兩種

2 做個排序模塊，比如雙調排序，注意寄存器別用太多

3 做個fft，用流水方式實現。可以去ieee下載一些文章看看。

或者是cordic模塊也可以，網上都有大把資料。

4 如果還有餘力，可以嘗試做個解碼器，如維特比，ldpc等

應該可以去面試了。加油吧，時間是自己的。

兄弟，你要先分清微電子目前的出路，一類是器件，將來工作的話代表公司有Tsmc,smic等，一類是做數字的，這個主要是寫代碼但是你也要懂電路，代表公司有華為海思，AMD等，另一類是做模擬的，這個需要長時間的知識沉澱，國內做模擬的公司不多，代表公司TI,但工資絕對不低。你首先要想好學哪個方向再入手逐步學習啊！

講個笑話，看看就好了。碩士畢業2年跳槽來到深圳一家公司，看到公司的代碼庫，當時就很驚訝，基於Xilinx的BRAM原語，然後之前的大牛自己寫了同步FIFO、非同步FIFO...往下看，然後發現大神寫的匯流排、控制器，其中代碼很多東西都是參數化，可移植性強。回想自己做FPGA開發，就是調用IP然後寫Verilog在寫Matlab自己作對比，就感覺自己是游擊隊，不過這也和工作的環境有關。

其實真的把Verilog的基礎搭好還是比較重要的，搞清楚基礎的同步非同步的處理（慢到快，快到慢），然後常用的外設介面（SPI、UART、IIC），寫的時候考慮能不能通過參數做到靈活可移植。你說你寫了非同步FIFO，記得有個叫Sunburst Design World Class Verilog, SystemVerilog amp; UVM Verification training. Classes include expert and advanced Verilog, Verilog Synthesism SystemVerilog and UVM Training classes. 看看Cliff的論文，在看看自己的基礎是不是夠紮實。

記得14年百度招聘FPGA工程師，筆試最後一題就是手寫非同步FIFO，當時我就懵逼了。你說的飛思卡爾的面試，我做的數字崗位的筆試題目，感覺還好，也都是考得很基礎，沒你想的那麼難，不過好公司看學校的。

具體到你以後做什麼方向，就業的時候多了解，選一個自己喜歡的，前景不錯的大方向。

祝你好運。

學習，學習，學習，重要的事說三遍

怎麼進行逆向啊？用什麼工具……

題主哪所高校(☆_☆)呢

半年內啊，好辦，找個正規公司進去實習半年就好了，完勝實驗室。