上拉電阻難道不會分壓嗎?尤其是弱上拉,那麼大的電阻值?
io口用弱上拉通過大電阻接電源,這麼大的電阻必須會分壓啊,看網上其他人說「電流很小所以不影響的」。。。。不影響你你妹啊,就算是1毫安電流,乘以1k的上拉電阻,就是1V啊親,如果vdd總共只有3.3V,那麼這時候io的電位是是2.3V,已經不屬於高電位了啊????這上拉電阻把我干蒙圈了。。。。
謝邀。
首先,上拉1K~5.6K的基本都是屬於強上拉。一般弱上拉都至少是10K或者更大的阻值。
其次,在CMOS電平中,高電壓是Vh&>=2.0V。只有TTL電平的高電壓最小值是2.4v,但現在多數MCU和微處理器的IO都很少TTL電平(或者是TTL和CMOS都有的)。
另外,用到10K以下阻值的強上拉都是用於IO口直接接電源(不並聯接其他信號),其實多數目的都是IO口需要直接接電源,但如果直接接的話,出現電壓波動的時候,或者電源有干擾脈衝的時候會影響甚至損壞IO口。所以是接一個算是限流電阻的作用。而如果是上拉電阻,IO還要並聯其他的信號線,1K的上拉電阻是不合格的。
最後,出來混,不懂嘴上就不要那麼牛X。已經舉報(不友善)。
漏電流小的話,比如100nA,不是誇張的上拉電阻(Mega級別)並沒有問題.
如何選擇上拉電阻:ti.com 的頁面
漏電流一般是小於1uA的,計算單位是按nA算的,回去多啃點書,別出來瞎吼,丟人現眼。
如果想真正搞明白,那就去看看介面內部的電路到底是什麼樣的,擁有足夠模電知識你就知道為啥要加一個電阻了…市面上大部分書籍要不解釋的似是而非,要不就是根本不解釋,因為作者也不知道為啥…
知道分壓怎麼計算嗎,一個電阻就能計算分壓?初中就學過分壓要有R1和R2吧,如果R1上拉電阻1k,下面R2分壓電阻100k,這時候你算算R1分壓多少呢,是不是可以忽略?
網上直接把結論告訴你,人家沒有錯!不懂就多思考,別動不動就罵人你實際量一下不就清楚了嗎?內行人一看你問的問題就是菜鳥,還好意思在這叫,上拉電阻和分壓有什麼關係啊,一毫安的電流在電子人眼中是非常大的,整個單片機系統功耗也就10毫安,回去好好看看書,大家想回答你都不知道從哪下嘴
出來混,低調點。
1mA電流對IO口已經比較大,一塊STM32最大消耗電流約100mA,單IO接收電流最大20mA,一般IO口內部三極體內阻是22到33歐姆。
上拉電阻選1K屬於很強的上拉了,樓主你可以算算需要多大的干擾才能影響到他。
樓主擔心有1mA的泄露,導致不是高電平,這個擔心是沒必要的,因為正常PCB,是不會有1mA的泄露的,除非設計就有問題。有問題的設計應該解決問題,而不是增大上拉電阻。內部上拉電阻設為R1,分壓設為V1,外部等效阻抗設為R2,V1=VDD乘以R1/R2。你說上拉電阻1K我還真的很少見,一般為10K最常見。即便是10K分出來的電壓也是很小的,因為外部等效阻抗一般都會很大的,除非你直接接NPN三極體之類的電流型器件。
理論上肯定會有分壓,關鍵是幅值是否會影響正常工作1.漏電流=本門的關斷漏電流+所有下級門的sink電流+其他(如部分線路有下拉電阻或其它),不見得會到1ma2.後級門的vth,也要看具體晶元或線路規格
3.電源電壓不見得都3.3v,上拉線路常用於介面電平變換,電源也有可能用5v或其他
建議設計時要大致(不求太精確)驗算下,對電路裕量做到心中有當然會,而且分得厲害,只能帶幾十uA的電路。
想不分壓,設置為推挽輸出即可,輸出引腳可帶10mA的電路
想帶更大電流,自己在後級加三極體繼電器什麼的講真,1ma的上拉電流真的已經大的相當嚇人了
推薦閱讀:
※學電子的有沒有一次都沒有燒壞元器件的?
※在中航工業618所工作是什麼樣的體驗?
※如何看待《電器鉗工韓喜青 用兩支電筆為國家省下三千萬》?
※作為電子工程的學生,工作領域有那些? 目前只知道: 1. 通訊領域(發展空間好像已經飽和了); 2.IC design?
※如何學習FPGA?
TAG:電子工程師 |