晶圓的邊緣為什麼要「鋪滿」電路？

01-16

如下兩張圖的差異，這些邊緣部分肯定是不能用的，為何網上搜到的有些（大部分？）晶圓圖片，都是布滿了電路的？

這完全取決於畫Mask人的喜好。

光罩是方形的，下圖是我隨便畫的一個5""光罩

然後在圓形的晶圓上曝光，我做實驗只是用4""wafer而已，

不難想像，要是晶圓相對於每個晶元而言更大的話，邊緣浪費的部分比例就越小，那麼就更節約成本，也就是為什麼要追求面積更大的晶圓的原因。

邊緣是有些可以用的！

你所看到的方塊是一個個的shot（在題主給的這兩張圖中是die..），其實每個shot裡面會有幾十上百的die(不同產品數量不同，幾個到幾百個不等，題主給的第二張圖中每個shot就只有6個die)，這才是可封裝的晶元。簡單說不完整的shot裡面會有正常的die。這些都是錢，所以客戶會要求曝出來...

一般real product投片前期，對於邊角的shot， fab會選擇不曝。但量產之後，為了客戶的利益就會曝了...

--------------------------------------update-------------------------------

多說點：以題主給的第二張圖片為例，右上角若多曝一個shot，會多出一個有效die。。。

先說結論：不做周圍的不完整Die並沒有省事，反倒因為密度改變而影響內圈Die，得不償失，在大型的Wafer上幾乎沒人這麼做。

是的，一個晶圓周邊的Die是不完整的：

注意綠色的Die,都是不完整的。那麼是不是我們應該省去這些麻煩，直接做出這樣的晶圓呢？

為什麼我們看Intel開發布會，公布的晶圓都是這樣的呢？

Core M Wafer

原因大致有兩個方面。

遮光罩Mask

光刻的重要部分遮光罩（mask）本身是方形的，它是由很多方格組成，每個方格叫做一個shot，它是曝光的最小單位。Shot包括一個或多個Die，外加一下外圍測試電路。因為shot是方形的，所以每個小格也是方形的，整個mask是他們的集合。如下圖：

綠色圓形是晶圓，紅色內圓是可用的部分，他們之間是margin。光刻就是用Mask掩蓋住需要的部分，用光去除不要的部分。

這些小方塊都一樣，做出Mark就是小方塊的簡單的重複，就像複製黏貼。並不浪費時間。而因為shot可能包括多個Die，爆出邊緣shot，有可能還有部分Die是完整的。

邊緣效應

還有個更重要的原因：邊緣效應。如果我們不做周邊的電路，會對內圈材料密度產生影響，從而影響完整的Die的良率。

忽然的密度改變會影響良率

不完整的電路可以充當緩衝

另外，小強（奇怪@不出小強同學）補充說：在晶元製造工藝中，晶圓是不斷加厚的，尤其是後段的金屬和通孔製作工藝，會用到多次CMP化學機械研磨過程。假如晶圓邊沿沒有圖形，會造成邊緣研磨速率過慢，帶來的邊沿和中心的高度差，在後續的研磨過程中又會影響相鄰的完整晶元。所以，即便是作為dummy pattern, 邊沿的非完整shot 都需要正常曝光。

結論

不做周圍的不完整Die並沒有省事，反倒因為密度改變而影響內圈Die，得不償失，在大型的Wafer上幾乎沒人這麼做。

本文首先發布在：為什麼"電路"要鋪滿整個晶圓？

其他半導體相關文章：

為什麼CPU的頻率止步於4G?我們觸到頻率天花板了嗎？

為什麼晶圓都是圓的不是方的？

CPU製造的那些事之二：Die的大小和良品率

CPU製造的那些事之一：i7和i5其實是孿生兄弟！？

其他更多文章，大家可以關注我的專欄UEFI和BIOS探秘，和微信公眾號"UEFIBlog"，在那裡有最新的文章。

邊緣的那些看起來不完整的die也是有用的，比如某些monitor pad恰恰就位於不完整die的一個角上，而工藝要求又需要檢查非常靠近邊緣的monitor pad，這時候就必須曝邊緣die。

另外我覺得有效die的邊上如果突然什麼都沒有的話，對某些工藝比如etch會有影響，這些工藝通常對圖形密度會比較敏感。圖形密度的突然變化會讓工藝結果產生差異。

我見過的量產12寸片都是第一種的。

從工藝的角度：

不止 CMP 的問題；薄膜區容易產生 particle；黃光區的光阻不均甚至剝落；干蝕刻的天線效應造成蝕刻不均、偏向，甚至在邊緣 arcing！罄竹難書呀！

也就是說：往往 wafer 的周邊是 yield killer！（附帶一提：wafer的洗邊是很重要的工藝，只是不要說大陸，連台灣工程師知道的也不多。）

上面的把邊上切掉就成下面的。

光刻反正都刻上。