晶體管快千倍處理器頻率能上升多少？

01-14

晶體管開關速度提高千倍甚至萬倍的新聞經常出現。如果這樣的晶體管成功量產的話，處理器頻率能上升多少？也是千倍，還是可能僅僅只有幾倍。
日前，美國威斯康星大學麥迪遜分校的科學家在碳納米管晶體管製造技術上獲得了一項突破。由其開發出的新型高性能碳納米管晶體管成功突破了純度和陣列控制兩大難題，在開關速度上獲得了比普通硅晶體管快1000倍，比此前最快的碳納米管晶體管快100倍的成績。

我來潑個冷水吧..

基本不可能上升. 就算有, 也不會到兩倍. 甚至連"幾倍"都不會有. 除非其他配套的技術同時有突破

在一個開關管裡面, 限制速度的曾經是開關管電容和電阻, 形成的充放電R-C電路. 其中, R由前級的MOSFET引起, C由下一級的MOSFET引起.

隨著器件的縮小, 開關管的電容/電阻影響所佔的比重越來越小: 原因在於: 晶體管縮小X倍, 長寬均縮小X倍, 電阻不變(其實略有增長), 電容減小X^2 倍, 所以R-C常數減小X^2倍.

但是如果器件能一直這麼縮小就好了! 可惜不行. 首先器件小了導線的電容就變得重要了.

然後就是襯底電容.. 為什麼好好的硅襯底不用要玩兒SOI (Sillicon-on-Insulator)用二氧化硅襯底? 就是因為要減小襯底電容.

再然後, 還有個問題就是: 當器件縮小的時候, 擊穿電壓會變低, 於是會導致工作電壓越來越低. 當工作電壓接近閾值電壓的時候, 對於"開關"的操作就已經非常模糊了.

最後, 上面那個碳納米管的模型我們做過模擬, 特別好! 真的! 但是只是模型而已. 實際上做出來成品率1%都不到. 跟!本!做!不!成!型! 所以如果想要做一個成功的碳納米管, 一般需要並聯100個左右來實現功能.

我來試著提出點別的思路吧。

假設我們有一個3.3Ghz主頻的CPU，那麼這個CPU的一個clock cycle大約就是3*10^-10秒。

在這麼短的時間裡ALU就可以做一次運算。但是，ALU需要輸入和輸出，需要從register讀取和寫入，那麼一個周期的時間，信號能夠傳遞多遠呢？

電信號速度略小於光速，按照光速算一下吧。

3*10^8m/s * 3*10^-10s，大約九厘米的樣子。

這就意味著，如果register離ALU超過了4.5cm，ALU就只能幹等著輸入和輸出，什

么也幹不了。而且，register畢竟很少，對於L1 cache的讀取寫入十分的頻繁。

所以說，如果主頻快十倍，每個cycle的時間信號連一厘米都傳不到，那麼主頻快也沒什麼意義啦。

答主畢竟不是搞硬體的，這些都是研究操作系統的時候順帶看的，有什麼理解錯誤還請指正。

謝邀，我是做射頻微博MMIC的，對GaAs、GaN比較了解，對Si和數字晶元幾乎不懂。

喵......

--------------------------------

過兩個月可能會去做 RF_CMOS的SoC，就是Si襯底的了，希望能夠多回答得上一些問題了....

處理器頻率不是完全取決於單個門的開關速度。隨著尺寸越來越小，量子效應也會越來越明顯，以前不太明顯的各種電感、電容也會越來越多的被考慮在內。單個傳輸門的速度提高，並不能解決傳輸線上的問題，比普通的硅晶體管快1000倍也就是3個數量級，也就是從皮秒到飛秒的級別。在那上億晶體管的處理器裡面，這種影響可能還不如一次版圖優化帶來的好處多。

--------------------------------------------------------

第一次回答本專業的問題，還是認真點點好

從處理器的主頻說起，我們可以把電腦的處理器看做一個超級複雜的狀態機。這個狀態機由上億個晶體管構成，這上億個晶體管的有序開關需要有一個時鐘信號作為基準。比如第一個脈衝來了，處理器有若干個晶體管要打開，在下一個時鐘脈衝到來之前，這若干個晶體管要打開並且處於穩定狀態，第二個脈要打開另外若干個晶體管把電路改變到另外一個狀態。如果信號的傳輸延遲並不存在，那麼限制電路速度的就是單個門電路的充電放電。因為驅動信號同時加在所有的門上面來改變門的輸出。

但是，信號在傳輸線上的延遲是客觀存在的

信號的延遲來源於多方面，比如說電容。另外，在矽片上，每個門不一定是緊緊的相互挨著，有時候這個門和那個門之間會相隔一定的距離。在加上信號在通過門鏈的時候，不同的通路會帶來不同的信號延時。數字電路裡面的時序是個讓人很頭大的問題。有可能在版圖上改變一個門的位置會引起這一片門的延遲上升或下降。

處理器頻率的提高，的確提升了速度，但同時由於門的開關活動性的上升也會提升功耗。由此來帶的散熱問題也不容小視，有時候我們看一些處理器好幾個核心，但是單個核心的頻率並不高，這是用數量來彌補核心頻率的下降。

處理器性能的提升是一個系統問題，不是單個門性能提升就能決定的，以上

說點題外的，當年我家剛買電腦的時候，自己還挺喜歡鼓搗超頻的。我家電腦的主頻是1.9Ghz，可以通過修改主板上的時鐘把主頻弄到2.1Ghz去，但是再高就不穩定了。像這種程度的提升，基本上看不到什麼變化。倒是那些超頻大賽上的，加個神馬液氮，水冷，輕輕鬆鬆好幾倍~

可以很明確的說，晶體管快千倍，處理器會快，但是快不了多少。幾倍，幾十倍吧，我不知道，大概就是這個數量級。

處理器應該屬於數字電路的範疇。處理器現在的集成度都上幾十億的晶體管了。這幾十億的晶體管是用金屬是用金屬鏈接在一起的。你從來沒覺得電會有延遲吧。但是實際上電流也就是電子在金屬上的傳播是需要時間的。宏觀上你覺得打開開關，電器就工作了，這是同時的。但是你知道現在處理器的頻率都幾個G了，一個G頻率對應的時鐘周期是1ns，5G對應的時鐘周期是200ps。1ns是10的負9次方s。很有可能200ps根本就不夠電子從晶元的左側跑到晶元的右側去。

現在一般28nm的工藝下，一個時鐘周期，你估計得有一半的時間花在金屬線的延遲上。只是晶體管的開關速度大幅提升，你還有一半的時間是在金屬線上的，這個時間你是省不了的。

而且，功耗你根本不能去迴避的。估計一插電，晶元就燒了吧，

功耗

謝邀，但實在外行，只能跟著看答案。

瀉藥。

但我也不是這行的。(﹁"﹁)

瀉藥但本人不是研究這方面的，所以還是匿了吧……（逃