DDR4的下一代內存會是怎樣的？

01-12

現在已經有了DDR4,而一直沒有關於DDR5的消息。wikipedia(DDR4 SDRAM)上面提到下一代的內存可能變為串列，或者是Hybrid memory cube。那麼業內人士有什麼這方面的消息？

以下是瞎說！

說下結論

串列是與HMC是並行的

現有並行結構內存因為成本原因，單處理器做多通道也就4，未來也許有8通道，但是我們看下X79中，4通道內存已經要求CPU是2011針，而雙通道僅在1155針CPU，因此，如果6通道？10通道？基本上，成本上基本沒法妥協下去。

串列結構在DDR2時代的伺服器中，FBD技術已經體驗過，但是INTEL放棄了在DDR3中使用該技術，未來走向不明確，但是明確的是，串列可以有效降低針腳數，可以讓CPU更輕鬆的擴展更多通道內存，但是缺點的是，成本，外來如果全面轉向這類技術成本下降，做規模化普及還是有戲，

至於HMC，這個其實和AMD的HBM是一個道理，其實就是片上堆疊，這東西沒法做到遠離CPU/GPU。本質上就是一個片上高速解決方案，優點速度快，缺點容量小，擴展性差，

我來說點靠譜的吧：下一代可能還是命名為DDR5, 工作的理論基礎可能還是一樣，但是實現細節的差異會加大。

先說一下DDR4再來討論下一代可能比較容易理解上面這麼說的原因。首先你要理解DDRx內存他們的存在的基本原理：一個時鐘周期上下沿傳輸數據，CPU是讀cache 而不是直接讀內存，SDRAM支持預讀機制；以上知識可以自己去baidu或者看DDRx的JEDEC 規範了解下是怎麼回事。

由於是上升沿和下降沿都傳輸數據，所以可以一個時鐘內可以傳輸兩次數據，如DDR4-2400內存，內存和內存控制器件的通信頻率高達1.2GHz了，如果是DDR4-3200,那麼就是很恐怖的1.6GHZ (恐怖是因為這麼高的頻率，他竟然不是差分信號)；按照這種情況發展下去，當DDR5-3200~6400, 最高可達到3.2Ghz，考慮到信號的問題會導致硬體複雜度的急劇增加，所以現行方案已經不可取了(事實上DDR4 內存內部，在現有規範基礎上已經可以大刀6400的速度了)。

DDR5肯定要改進這個，比如可以引入128根DQ線等方式。

CPU cache line 現行最優長度是64B，使用64bit的數據線的情況下，也就是8個連續的讀取動作罷了(從內存地址上來看也是連續的)。如果按照DDR3之前的思路，提高內部預讀取長度提升為16，DDR4 內存的速度是上去了，但是一次傳給CPU cache 數據的長度是 128B，實際有效數據和DDR3沒有區別啊！所以DDR4 引入了新的概念：Bank Goup，不同的BankGroup可以同時操作，這樣在預讀長度為8的前提下，操作不同的Group 就可以提升速度了。(當前是4個Group，操作兩個可以雙倍的速度，4個就可以四倍了，所以DDR4內部在JEDEC規範的範圍內可以大刀6400)

DDR5應該會繼續沿用Bank Group的特性。

DDR4 有更低的電壓，還引入了超多的省電特性，節能是大趨勢。DDR5在保證理論性能雙倍DDR4的前提下，還要進一步節能，單純靠降低工作電壓的方式已經塊走到頭了，需要引入一些新技術或設計思想才行。

PS. 未來某天可能不再需要內存了，需要的內存的原因是充當硬碟數據和 CPU 之間的緩衝，當硬碟通過一些技術達到內存的速度之後，我們為什麼還需要內存呢？或者說那時候的內存和現在內存指不同東西了。

ddr會跟進gddr的更新吧…但gddr的未來展望也就是gddr5x和hbm2…