16nm 工藝的特點是什麼？

01-06

請問16nm和其他工藝有什麼不同點嗎？16nm在版圖設計和生產時有以前的有什麼差別嗎？在版圖設計和生產時又有什麼困難呢？目前16nm的工藝都有哪些公司可以進行版圖設計和生產呢？

my two cents:

說16納米，應該大部分指的是TSMC的16nmFF＋。Intel14nm基本不給外人上，三星14nm也很少給上。GF的16nm還不是很成熟。

1.這代的最大特點是引入了FinFet結構。關於它網上有很多資料，我就不贅述了。可以這麼理解：由於新的「3D」拓撲結構，FinFet的半導體控制門（gate）的表面積／體積比提高了。所以開電流／關電流的比例提高了。所以相同漏電流情況下速度就快了。反之亦然。

2.最後TSMC調整的工藝參數應該讓漏電流(靜態功耗)和速度都有提升。

3.功耗：因為速度提升了很多，電壓可以相應降低些（這會吃回些速度增益），以降低功耗。所以標準電壓從0.9V變成了0.8V。（rule of thumb）能耗降為了（0.8/0.9)^2=81%。當然還有別的手段降低了能耗，比如門電容的改進等等。

4.16nm照理來說應該應該同樣設計面積變小。但一來很多人對FinFet的面積減小表示懷疑（此處有很多辯論，至少對於TSMC16nm是的），而來主要是導線從來沒有變小，限制了面積減小。最後結論是面積幾乎沒有減小。

5.node變小，variability會一直變大。這個會導致設計中預留太多餘量（吃掉了速度和能耗）用於時序收斂。所以16nm按說會比28nm和20nm在這點上差。但是因為16nm有FinFET的結構，降低了variability，抵消了它繼續加大的趨勢。

小總結：大家有16nm主要是看中了她的功耗減小。粗暴看來應該是提高了20%的能耗就好。

版圖生產的差別：

理解為synthesize和layout吧：整個過程應該和傳統沒有太多區別。但是多了很多DFM的最後check。這麼說吧，如果你機構／公司沒有做過28nm／20nm，那麼你應該找專家做這個工作。如果公司內做過了，問問做過的那些人，他們大概是會知道的。其實這個問題最好聞Cadence的技術支持工程師。我找到一張很老很出名的Cadence roadmap：

https://www.google.be/url?sa=irct=jq=esrc=ssource=imagescd=cad=rjauact=8ved=0ahUKEwj1pJ2JgoTOAhXH0RoKHcj4DUcQjRwIBwurl=http%3A%2F%2Fwww.tsmc.com%2Fenglish%2FdedicatedFoundry%2Fservices%2Freference_flow.htmpsig=AFQjCNG0XGqJpk5orvYWhB5uAt3KrYq_ZAust=1469170284571666

那個2013年就是FinFET帶來的設計新影響。

設計生產有什麼困難？

這個裡面的雷很多工程師都已經幫你淌過了。講出來太多，自己去follow這方面的教程吧。

版圖的設計和生產？

意思是你有個RTL，讓你幫你做成GDS，然後讓TSMC幫你生產？這個很多公司提供這種服務。去TSMC網上它們有合作的小設計公司。比如我們的合作夥伴（這個新聞public了）IClink就可以做小量的設計服務。

還是你的問題是版圖生產（製造）？這個是TSMC，以及他的很多上下游企業了。

TSMC 16nm是個大進步，無怪乎一統江湖。

1，面積功耗都大幅度優化，簡單說，只要你能把mask價錢忽略，16nm在各個指標秒殺28.

因為採用finfet，很多指標比28nm還好。

2，double pattern 更加痛苦，特別是版圖的，我們做layout 的很無語。

3，生產周期更長，好像比28多一半的生產周期。

4，要多考慮散熱的問題，密度提高導致散熱問題嚴重。

5，hold time 解決是個新問題（28nm也有這個問題），建議做為設計策略的一部分。

總的來說，後端工具還算是比較支持的。

另外增加點：

1，優秀的設計公司一定要走在設計的前沿，好的設計手段可以為產品帶來50%的成本優勢。

2，有錢有能力的公司要自己建設計團隊，比設計服務公司可以多10+%的優勢。

3，越極端的設計風險越高，但是收益越大。（比如，我們電壓設計在0.4v了，帶來的功耗優勢極大）。當然了，你得自己去模擬setup/hold 的margin等。

這是一個價值50萬年薪的回答$_$

說個實際的前段時間GF來我們公司推他們的16nm finfet，我的一個前輩用他們的16nm library 試著synthesis 之前我們的600MHz的memory controller 結果1GHz 也meet了。

謝邀，工藝方面沒有研究過，這是我的有限的了解：

16nm要使用FinFET技術。這是一個好技術，集成度提高，頻率可以跑上去，leakage卻可以下降很多，也就是說功耗可以降低很多。

以TSMC的為例：

我們假設以28納米為基礎，20納米用傳統的晶體管架構走下去，集成度還OK，是28納米的1.9倍，但是功耗只能降到75%。而16nm FinFET技術，正好解決了28nm以下的漏電問題，功耗只有28nm的30%，性能可以提升兩倍。這是很完美的一個工藝。

各位答主所言極是。補充一點，finfet 工藝帶來了一個不好的東西是他的晶體管寬長比是不連續的。也就是不能想傳統平面工藝比較方便的調節寬度來調節電流，也就是速度了。這給一些設計帶來麻煩。比如我熟悉的sram單元設計，要求晶體管的強度很嚴格，但是不太方便了。

16nm FinFET"s: leakage smaller;

Self gain much better;

Parasitic larger,

self heating must consider

題主搜搜FinFet，可以找到一些線索。

16nm說實在沒接觸這麼好的工藝。

然後呢，只聽說過14nm工藝，沒聽過16nm工藝，版圖設計這個東西數字肯定自動綜合嘛，模擬就按照模擬那些規範來就好了。生產找代工廠嘛