為什麼集成電路模擬設計裡面增益和速度是一個最基本的矛盾,如何去理解,而不是靠數學公式去推導?


@汪雲龍 說的沒錯,我從另一個角度試著答一下。

所謂增益與速度的基本矛盾,本質上還是一個電路的增益和帶寬的基本關係。公式很清楚,單極點系統增益與帶寬的乘積是定值。但這公式背後的物理意義是什麼?其實就是電阻向電容充放電的只有唯一解。想要快速改變電容上的電壓,總是要付出代價的,能量,還有複雜性。

想放大電壓,首先要將輸入電壓轉化為電流(gm),再將電流通過電阻RL變回電壓;RL越大,增益自然越大。但RL越大,向電容充放電自然越慢,帶寬自然越低。想要高增益需要高輸出電阻,高帶寬需要低輸出電阻。


電壓上升是需要時間的。你可以這麼理解,增益越大,要達到最大值所需要的時間越多。


現在流行的gm/Id的設計方法有助於直觀理解這對矛盾,如果你這個不了解的話,可以簡單的認為,放大器之所以可以實現放大功能,是來源於外界給它提供的電流,這個偏置電流被放大器(或者說某一模擬電路)用來干兩件事,一件是將輸入的信號放的更大(增益),一件是使更高頻率的信號可以被放大(帶寬)。偏置電流是一定的,當你想讓它在一方面做的更好時(比如提高增益),必然會導致在另一方面性能的下降(帶寬就下降了)。


從溝道長度的角度來講。溝道長度越小,溝道電場越強,遷移率越高;同時距離縮短。電荷通過的速度加快,距離變短,所以時間縮短。

但是溝道長度變短導致更容易漏電,有部分有用信號會泄漏,所以精度變差。


本質上還是因為電路裡面有寄生電容啊。高增益需要大電流,也就是大的管子尺寸,或者大負載,兩者都會使寄生電容升高而導致帶寬降低。


電路中最常見的負載以及寄生都是容性的。

這裡的「速度」不妨以高頻下的增益來理解,那麼由於電容的等效阻抗隨頻率下降,因此速度(頻率)越高,電流在負載上產生電壓(增益)越小


帶寬大約是gm和電容比值,電阻也起作用,當設計時,分配的電流不變,gm就不變,希望大帶寬則要小電容小電阻大跨導。增益是電阻和gm的積,希望大增益則要大電阻,而大電阻又制約帶寬。


同意山人比喻。

實際設計中,功耗-電流,成本-面積也要綜合考慮,不是簡單的增益帶寬常數了。


大學本科老師是這麼講這個概念的:

增益帶寬積是常數。就好比你一個人在跑步跨欄,你跑的越快,你跳的就越低;反之,你跳的越高,你跑的就沒有那麼快。

但凡能把參數背後的物理意義能類比成生活常識的都是具有豐富實戰經驗的高人!


是不是能這樣類比一下:

增益反映的是響應的準確程度,速度反映響應所需的時間。

用跑步來類比這個反饋系統的工作過程,假如一個人跑百米賽,要求到達終點且恰好停在終點位置。如果其跑步速度很快,那麼由於慣性,很容易有過沖而越過終點;如果用走的,停在終點就會很輕鬆。換句話說,增益反映這個人能準確停在終點處的能力,帶寬反映他能跑出的最快速度。當跑步速度加快,則準確停在重點位置的難度就會隨之加大。準確性和速度是一對互易的折衷。


推薦閱讀:

晶元給代工廠代工,技術是不是就泄露了?
什麼是「門級網表」(Gate-level netlist)文件?
16nm 工藝的特點是什麼?
為什麼電子行業熱衷晶元破解,IC解密呢??
有哪些晶元流片失敗的故事?

TAG:電路 | 晶元集成電路 | 模擬電路 |