模擬電路中如何抑制雜訊？

01-05

目的：設計一個差分放大器，把μV級電壓甚至nV級電壓放大到mV級這種可以測量的水平，抑制雜訊的水平在nV的水平上
目前的解決方法：用的是商用級的AMP03這樣的差分放大器，其精度也就是μV級的

來，我當做練習來回答一下你的問題，尤其是鑒於上面很多回答根本就不是IC級別的解決方案，說的都是系統級的。

首先，一個運放是根本不能解決這個問題的，這需要的是一個IC級別的系統解決方案。

題主，我先提個小意見，你的提問真的不是很專業。同樣是放大uv級別的信號，不同的application的要求是不一樣的，做模擬的如果只看信號幅度，那就是瞎了。比如說，biomedical的ECG,設計難點在於要求非常高的CMRR（至少80dB）和不確定且很高的input impedance，對線性度的要求很少。但是如果是做RF領域，線性度要求非常高，因為後期無法校準，IM3也就是SNDR要求很高。同樣是放大uv級別的信號，目標不一樣，設計是完全不同的。

按照題目，我的理解你是要做低頻，高精度測量，我按照這個給你大概說下吧。

要能測出uv級別的信號，你首先要面臨幾個問題：1.offset 2.noise 3.gain error 4.PSRR

以上這四個問題，首先需要的是系統級別的思考，而不是具體opam怎麼設計，管子怎麼調整，思路首先不能錯。

offset最常見是Auto-Zeroing，但是你這裡是不能用的，因為Auto-Zeroing本質是一種sample，你目標帶寬內的SNR是變差的，一張圖說明問題：

對於Auto-Zeroing可以直接放棄了。

那麼就只有Chopping可以用了，原理如下：

這樣系統里還需要一個LPF，這個如果你要用ΣΔ modulation，後面用一個數字濾波器就可以了，但是你又需要一個ΣΔADC了。ΣΔADC還是挺好的，因為還可以over sample提高SNR。

Chopping一下子就解決了offset+noise，gain error也比較好解決，就是設計一個大的DC gain再close loop就可以了。PSRR主要取決於你opam的設計結構。

所以這個問題裡面只有gain error和PSRR是opam設計解決的，但是這兩個並不是設計難點。

其實，你問的問題，前人早就解決了，性能也全部達標，請參考paper：

Q. Fan, F. Sebastiano, J.H. Huijsing and K.A.A. Makinwa, 「A 1.8μW 1μV-Offset

Capacitively-Coupled Chopper Instrumentation Amplifier in 65nm CMOS,」 J. SolidState

Circuits, vol. 46, is. 7, pp. 1534 - 1543, July 2011.

設計如下：

大體思路和我們想的差距不大，用了RRL和CCIA opamp.

性能如下：

你看，符合你的標準了吧，60nv的noise，1uv的offset,還是1V的低電壓呢。

可是，這是一篇2011年的JSSC啊，設計難度可想而知，Han Huijsing這種開山鼻祖都掛了名呢，這篇paper的分量不言自明。

這種問題，如果知乎能解答的話，ieee library早就破產了呢，要就解決這種問題，還是要多讀paper呢。

對於nV級信號的放大，只用放大器基本已不現實。

請搜索鎖相放大器相關原理。可以放大淹沒在雜訊中的信號。

比較常用的方法是用ADC採集，利用數字相敏檢波演算法進行處理。當然你也可以用模擬相敏檢波電路。

======================================================================

有同志提醒ADC不能夠分辨出nV的信號，實際上並不是直接用ADC采微弱信號，而是需要將信號放大到ADC能夠處理的幅度，當然這個時候信號的信噪比變得更差了（放大器自身產生了雜訊）。再通過DPSD演算法處理，可以提高信噪比。nV級別的放大是可以實現的。

這種級別的弱信號，要在電源、屏蔽等多種層次做專門設計，不是一個放大器能搞定的。拆個心電圖儀吧，每個部件都弄明白就行了。

做過1uV 10MHz的，用VCA810做的前端，徒手腐蝕的電路。

主要信號匹配要做好，還有頻帶要清楚，電阻要用金屬膜，碳膜電阻還是歇歇睡了。

畫板呢，要配合頻帶，電源一定要乾淨，紋波大於10mV還是算了吧。

對於nV級的信號，不是很懂，10nV以上頻帶低的信號，用儀運勉強能放大。信號更小的得用鎖定放大這種帶點信號處理的手段。還有你放大器的解析度和靈敏度總得給個要求吧，只說信號大小設計不出方案的。

同意高岩的答案

弱信號放大不是只靠一個放大器就能解決的，你用差分放大器抑制了共模雜訊，那差模雜訊大了，也會直接淹沒信號啊。

解決雜訊無非就是從抑制雜訊源、阻斷雜訊傳輸路徑、提高電路本身的雜訊性能三方面入手唄。

抑制雜訊源，能控制的只有放大器的電源和元器件的雜訊了。選擇雜訊性能好的器件、不使用開關電源改用線性電源以期減小電源雜訊、做好電源去耦等等。

阻斷路徑就是加屏蔽加屏蔽加屏蔽。當然布線也要好防止雜訊耦合進信號。

提高電路本身的雜訊性能，如果你知道你期望放大信號的頻率和帶寬，用濾波器嘛。減小雜訊帶寬也是有效抑制雜訊的方法啊，還有其他的小信號提取手段什麼鎖相放大啊採樣積分啊等等都可以玩一玩嘛0.0

最後工藝要到位，從布板工藝到製作工藝到焊接工藝，哪個不好也都白扯0.0

你是要測什麼樣的信號呢？如果是非常低頻，類似於直流的緩變信號，有這樣一款儀器，hp34420A（現在惠普成了安捷倫，安捷倫成了是德科技），這是個納伏表，在採樣周期為0.2秒時，1mV量程兩分鐘內的噪音峰峰值8nV，詳情見下圖：

PLC是Power Line Cycle即電源線周期的意思，對於中國的50Hz交流電，1PLC=0.02s

這個根本沒有樓上那些大神說的那麼嚇人，他的直流放大器特點就是用了精密場效應對管構成的差分放大電路，只不過他這個場效應對管非常高端，本底噪音很低，售價大約是600￥一顆

然後AD轉換器是積分型ADC，特點是速度較慢，但是對干擾很不敏感，因為在積分過程中被「積」掉了（比如正弦交流電干擾，sinx積分2kπ始終得零）

nv級別的目前應該做不到。因為運放自身的雜訊就很容易超過nv了。

專門處理這種低頻微弱信號的放大器叫做儀錶放大器，加上輔助電路，AD等，有完整的readout解決方案。

晶元直接去買就行。

如果是ic設計需要自己開發，這玩意很複雜很難，且高精度方案國內做不出來的，在武器禁運範圍之內。

可以考慮用LC諧振放大電路，用LC選頻迴路做普通三極體放大電路的C極負載。

個人曾經用這個方案放大過50uV 15MHz的信號，增益80dB

難得在知乎上遇到同行問的相關問題，真是感動到掉眼淚！

不清楚你電路是怎樣的，所以不知道該怎麼解決，就提供一些想法。。最近也在調試一些波形的電路，雖然要求精度並不是很高。。很多商業級別的晶元說的精度都是忽悠人的，比如我用的一塊濾波晶元，MAX275 做的一個2級帶通濾波，晶元說的Q值能到50，可是實際用了只能到二三十。。。

還有會不會是電路的問題，我用的LMH6644放大一個電路，先是放大，然後一級濾波，跟隨，接著二級濾波，再放大，都是在一個晶元上使用，才測試的時候，就發現用雜訊，和自激振蕩的問題。

或者對波形濾的不夠乾淨，加個諧振電路？或者加個電容？

設計過一個小信號放大到400w倍的產品，某醫療器械。信號源要求要很高，電源雜訊要低，做好屏蔽，做好地分割，就差不多了。

提靈敏度不提頻率、帶寬和應用條件，就是耍流氓。

我用一顆儀放實現過1uA電流的檢測，分流電阻1Ω，ADC是24bit， $Sigma -Delta$ 型。

數據采進來以後，需要做數字濾波處理。