想投身數字IC設計方向，碩士階段應該怎麼學習？

01-05

今年9月份要入讀廣東某大學的微電子專業，現在對數字IC設計方向有一定興趣，本科的時候也對這些有一定認識，現在也堅持學習verilog。想請問一下數字IC設計前端和後端兩個方面的具體內容，以及兩個方向所需要掌握的知識和技能。（現在也確實不能決定是專註學習前端設計還是還是後端設計）

如果你跟我說，你在找工作時，Verilog/SystemVerilog有超過上萬行的代碼量，代碼風格良好，寫過演算法，寫過介面，流水線的實現，FIFO的實現，能寫Perl/Python, C也有上萬行的代碼量，能看懂linux內核，熟練用linux, 熟悉computer architecture,熟悉DSP, 熟悉低功耗設計，熟悉EDA設計工具，熟悉FPGA，還會寫把specification寫到寄存器級別。工作應該很好找。小伙，趕緊找項目做吧。

（歡迎補充或者糾正）

前端後端都做過，現在主要做後端。（對前端理解稍差）

以下為個人理解，歡迎糾正但是勿噴：

比喻一下，前端像是畫圖紙，後端像是拿著圖紙造房子，各司其職，缺誰都不行。

前端是寫verilog，然後對verilog進行synthesis，並且做出比較初步的時序約束（.sdc）

（對前端了解不是很多，歡迎補充和糾正）。

前端需要掌握（歡迎補充或者糾正）：verilog編寫，對verilog 的simulation以及debug, synthesis相關的EDA工具（做Semi-Custom或者Full-Custom的話用的比較多的是Synopsys的Design Compiler，FPGA的話不清楚，之前用過Altera的Quartus），比較紮實的計算機結構知識（Computer Architecture），靜態時序分析（STA），腳本語言（Perl，Tcl等等，Python處理文字也不錯），熟練使用Linux，熟練使用emacs或者vim，。題外話：以前在學校的時候做過一個4-Stage Pipelined 32-bit MIPS CPU，後來有想法把這個後端實現一下，但是種種原因沒有完成（還有個基友寫了個ARM core，也沒做後端實現，現在想想好可惜）。

後端主要就是拿到synthesis過的verilog和比較初步的時序約束（.sdc），通過一系列過程生成GDSII文件交給廠商做生產（需要藉助驗證工程師的幫助）。

後端要學的（歡迎補充或者糾正）：EDA工具的使用（主流的有Synopsys的ICC和PrimeTime, Cadence 的Encounter，還有Mentor Graphics的Olympus可以了解，沒用過這個），靜態時序分析（STA），電源分析，半導體物理基礎，熟悉DRC和LVS，熟悉寄生參數提取和後仿，熟悉基本設計流程，了解製造相關流程，了解庫和基本元件的原理，腳本語言（主要是Perl和Tcl，我導師說以後會用Python取代Perl，這個我不清楚，現在工作還是用Perl），熟練使用Linux，熟練使用emacs或者vim，以及一點點空間管理能力（對於大模塊的排列）

（在這不做展開了，面比較廣，每一個點展開都可以說很久。）

最重要的是找項目做積累經驗！！！！！！

題目描述中說的學習verilog，語言只是數字ic裡面的冰山一角，往上看架構演算法系統。努力向上走吧，想清楚了硬體結構，v的實現真的只是體力活而已。就好比武俠小說裡面，學習語言只是在磨一把鋒利的劍，無論是什麼樣的劍，會一門劍法才是至關重要的。

設計不在於verilog，走對路，輕輕鬆鬆兩周搞定。

設計在於對電路、演算法、架構、協議、業務的理解，踏踏實實工作五年再看看你懂了什麼

其實我覺得樓主的有一個概念是有問題的，所謂堅持學習Verilog。

目前已經碰到一個博士+一個SUPV跟我說過，只是單純的寫Verilog是沒有什麼前途的。

做IC，重要的還是多了解架構，多了解電路。

畢竟Verilog就那些語法，還是應當往上層去了解系統實現框架，往下層了解頻率高了會有哪些影響。

上來就寫Verilog，大抵是會刪掉重寫吧。

一條不歸路，要做好準備，很苦逼的行業

關於累計項目經驗，一般的大學和導師是沒有條件去讓學生參與到項目中去，大多數畢業時還是對真正的工作一無所知，E課網在數字IC設計，無論IC前端設計驗證，後端版圖等，都有很豐富的項目培訓經驗，可以上去看一看

學好SystemVerilog和UVM，找工作絕對不用愁。

樓主現在什麼方向呢？還在學習數字IC設計嗎？答主研二在讀，做個一些FPGA的項目，想跟樓主交流一下。現在的主要方向在網路通信這，能夠獨立完成會一些介面，做一些小的項目。

少年，如果我能回到你這具年紀，我就努力轉 CS 了。

後端比較好找工作，主要靠經驗，工資不錯，但是比較枯燥，就是寫腳本。前端是很多微電子的人想做的，但是不好找工作，碩士基本都是去做測試，寫testcase。所以從這角度來說verilog還是很有用的！你也不用準備什麼，就是實驗室有什麼項目你就認真做就是了！如果老師讓你出去實習（誰會讓免費苦力走呀），那個時候再考慮這個。