晶元上的晶體管如果壞一個對性能有影響嗎？功能呢？

01-05

思考關於晶元設計方面的，百度來的答案覺得不夠深入，還望知乎上的大神說道說道

拋磚引玉先。

聲明前提，晶體管壞了，可能是短路，如果是短路那就不說了，肯定片子廢了。

如果不是短路那麼可以接下來談談:

首先，晶元中包含有部分冗餘的晶體管，這部分晶體管本身存在的意義是設計者為了在設計後期發現設計bug而不至返工重做而預留的晶體管，以及某些為了修複製造問題而預留的冗餘晶體管，若這部分晶體管壞了，對功能性能不構成影響。但整體上這種晶體管數量比例很低，有的晶元乾脆沒有。

其次，部分晶元的工作是軟硬體協同的，軟體在某些情況下可以規避某些硬體錯誤。如果是這種晶體管壞了，對性能和功能有影響，但影響不大。

再次，某些晶體管的在非主要功能路徑上，又不能被軟體規避，那麼片子功能受損，但晶元可以工作，實現本身功能。

最後，某關鍵路徑上的晶體管，比如時鐘樹上，晶元可能會工作，但基本廢掉。

ps.以上針對數字晶元。如是模擬電路的話，一個晶體管壞了，基本上電路就廢了。

一一一一一一一一一一一一一一一一一一一一介於謝丹在評論中提出本答案會導致誤解，我再補充一下答案。

題主本身是問晶體管壞掉一個是否對晶元功能性能有影響。我的回答是非常直接針對的回答。

實際設計中出現bug導致管子壞掉，這個一般要改設計了，或者利用預留的冗餘邏輯進行eco。

如果生產的導致的，那除了生產本身有良率的問題以外，工藝上也可能會出問題，這時候就要整改。

總之如果不是正常良率問題，晶體管壞了就要去debug，廢掉的片子就扔了。

9成9晶元就廢了。

正是因為一個管子壞了，導致晶元廢了。所以DFT(design for test)才會成為晶元設計的核心技術之一。

DFT的作用就是在晶元封裝前就把這種壞一個管子的晶元找出來。（封裝很貴，焊接到板子就成本

更高，如果裝成主機才發現壞了，那就虧大了）

這個針對的是一般的晶元。 memory相關的不一樣，糾錯是memory 相關晶元的核心技術。

當然，如果認為汽車壞了個輪子還能當三輪車的，不在此回答中。

這取決於晶元設計啊，設計上有多少冗餘量。CPU這種大規模電路冗餘都是很充分的，不然yield會非常慘。

以及誰說模擬電路壞一個就不行了，大部分情況下模電壞一個管子都是毫無影響好不好。。。【曾經測過的一塊晶元少說也壞了幾十個管子，但是手工補償一下還能工作

因為模電重要的管子，比如放大管一般尺寸都不小，是很多MOS管並聯而成。其中一個壞了只是增益變化一點而已，要是這點變化都承受不了，你可以把電路設計師開除了。。。

當然如果整個大管子全部壞了，要是沒有冗餘迴路那就跪了。。。

實際上我感覺還是各種開關管壞得比較多，因為尺寸小，可能的壓降又大。這種影響大不大就要看calibration部分做得好不好了。

之前我們測的板子用了一段時間後PLL鎖定頻率會飄走，我們研究了半天才弄明白是有個電容開關用了1.2V器件，被擊穿了。不過這也不算什麼大事，calibration部分加一條用varactor補償一下就好。

gpu的話沒問題，核心多，關掉個把也能工作。NV的馬甲貌似就是這麼來的。

如果是本來出廠的時候是好的（通過檢查的），然後出現單片問題，一般是廢片了。

如果是整個批次的問題，尋求軟體規避方法。同時檢查生產過程和測試流程的問題。

如果tape out之後發現的，看修復方式了。一般靠冗餘設計修正，EC么

大規模晶元，壞一個管子甚至無法檢測出來。晶元有很多模塊，邏輯功能、存儲、IO等等，大規模晶元的存儲最耗晶體管。這種一般有冗餘，多做一點出來，出廠前做檢測，用冗餘替代掉壞單元。邏輯比較複雜，不管是正常用還是跑測試，很難做到100%覆蓋。所以對外會表現某一特定功能錯誤。IO這塊，結構簡單的會檢出來。複雜的，有差分的、控阻抗的，壞個管子不一定有影響。

你不知道有3核的CPU這一說吧。

本來做的是4核CPU，硬生生關掉一個核，

因為其中一個核壞掉了。

像前面說的，一個管子壞了理論上是會影響的。但是現代的晶元設計中很多東西已經考慮了設計冗餘，加入了一些修復等。就我所知，在電路，晶元和系統層級都有類似的考慮。所以說好的設計會把一個管子壞了滿盤皆完的概率降低很多的。