晶元製造流片一張多少錢？

01-05

假設是mosfet數字邏輯。後端都做好了，拿去流片，一張多少錢？可以和別人share area。假設面積是幾mm的小片。40nm 呢？28nm呢？拿去gf或者tsmc等幾個大代工廠。
流片一片多少錢？錢都上哪去了。據說都做pattern去了？
大家也可以籠統說下自己的經驗。讓我有個概念。

另外，有人做過finfet么？前端設計最大的不同是什麼？多謝！

【免責聲明：全來自公開網路】【禁止轉載】

不同的流片渠道、流片規模、流片者的身份，即使是在同一家Foundry廠的同一種製程下，流片價格都可能有很大的不同吧。

t家的保密工作很嚴，旁觀過涉密事件，追究起來真的是六親不認翻臉不認人，怕怕的，還是不要提和他家直接相關的一切事好了。
關於t家有一個冷知識（完全八卦,請勿相信）：您知道為什麼他家的logo上的字母是小寫的么？因為小寫的t和大寫的T不同，大寫的T是不出頭的，小寫的t某家才會有出頭天。據說是某黃姓風水師的指點。據說某a家的電腦商也是如此這般（亂講）。

用CIC（國研院晶片中心）最新（2015-3-9）的公開價目表供大家參考：

有tsmc，UMC（聯電）的，業界和學界的價格也有一些區別。

應該是可以做（或者就是）多項目晶圓(Multi Project Wafer，簡稱MPW)

比如透過CIC的這個管道（應該是只針對台灣的業界、學界，可能是已有優惠了的，CIC設立的初衷就是為台灣的IC產業提供良好的服務和保障），T家28nm，小面積下是大約23.5萬軟妹幣每平方毫米；45nm大約是12萬人民幣每平方毫米（CIC公開報價）。拿起尺子看一看1毫米是種什麼樣的存在，會很震撼的。

（具體的報價單有官方的公開資料可以查詢，這裡就不放了。）

當然，這只是CIC的一種渠道，學界研究或教學還有很多別的渠道或優惠。

比如個人覺得最逆天的是有T家.18 的「教育線」，就是比如平時大學本科的模電課，一學期上完了，全班都可以申請流片做個放大器什麼的，畢業設計更不用說了。這個渠道的T家.18是免費的。（真實的具體情況可能有出入）

台灣的IC設計強是有道理的。

身份所限還有很多有的沒的就不多說了，本人真的什麼都不知道，以上內容全來自公開網路。

T家的FinFET（16nm開始有用）相關的八卦我覺得可以邀請海思的工程師來答（當然基本上應該是什麼也不能說，大學室友之前有在海思做版圖，某天聯絡說要來T家出差一天，是為了某先進工藝，好像是為了保密相關的原因才需要人肉出差過來，不能在大陸做。）
另外，從設計者的角度，如果想更深入了解他家的新製程，可以在IEEE上搜Jack Yuan-Chen Sun、Bing J. Sheu兩位Fellow的paper ，都是T家的Design方面研發大佬。老闆邀請他們來講座的時候有介紹說每一代先進位程他們自己都有做深入的circuit design的研究（不只standard cell，包括一些Logic and Mixed-signal/RF technology），然後公布各種數據和分析，比如2013 VLSI的這篇他們和胡正明教授一起發表的Invited paper：Enabling circuit design using FinFETs through close ecosystem collaboration. IEEE Xplore Abstract
How to design with finFETs

大陸也有好多類似的流片渠道和機構，比如上海ICC：上海集成電路技術與產業促進中心（最新的價格這個鏈接里可以詢價）

請勿轉載，萬分感謝

更多的其他內容期待業界前輩們來答~

Cost=Masks+N×Wafers

價格 = 掩膜+N×矽片. 對於Full-Custom IC 來說, 掩膜佔了主要的價格.

題主只做數字邏輯的話, 有公司(Tekmos) 可以流"FPGA片", 就是底層金屬是FPGA可控的連線, 然後上層金屬是Fab製作. 簡單地說, 就是為了一個Design來流FPGA的片子, 後期可控性比較好. 但是基本是0.35um 或者 0.6um的設計. 價格基本是按片論的. 好處是快(Tekmos保證兩周出片), 可控性好, 比FPGA要優越不少.

FPGA Conversions

正常的ASIC只允許設計到Gate Level, 也就是說你可以畫Standard Cell, 但是不能再往下了. 大多數廠商都用的是這個設計.

成本基本是0.5 Million起, 根據technology有不同.

Full-Custom就是可以自己隨便設計所有的東西, 只要滿足Design Rule. 所以成本會比正常ASIC再高上一檔. 一般流模電/高性能片都得靠這個.

technology對價格影響多重要呢? 這麼說吧:

對於 0.35u的技術, CMP一直可以做到650 Euros/mm2, 換算起來的話約 4270 RMB. 每次40片 (CMP, 2013數據).

對於40nm來說, Full Custom IC的初流片成本在2-3 Million(美金)級別 (CMP). 具體要看技術細節.

28nm更貴. 具體不了解(MOSIS天殺的不po他們家的價格...)

部分數據參見: hdl - How much does it cost to have a custom ASIC made?

前陣子項目啟動的時候，我負責做整個流片流程的預算（是的就是我，我們組人手太少，做技術的還要出來客串一把財務唉說多了都是淚T_T），期間聯繫了整個流片流程中需要的各個步驟對應的一些公司，從製造到封裝測試完整問了一圈下來，最貴的費用是正版合法的ip核授權，其次才是mpw tapeout，再其次是封裝測試。

TSMC mpw 40nm，聯繫到的報價單位都是按照block算的，最小計費單位是3mm x 3mm的一個block，我搜了一下我們得到的報價網上是沒有的，所以不敢說單價了，我們的製造花費和封裝測試花費大致上是7:3。前面有人說到fab對各個客戶的報價不同，這個我們也發現了，業界知名的fab S家直接說跟我們沒有合作關係拒絕報價，建議我們詢問和我們有關係的兄弟單位A來詢價，結果兄弟單位A問到的S家報價比T家報價還高，而且明說要加收服務費 T_T 通過另一家跟T家關係更近的兄弟單位B問到的報價就是T家反而更低，囧。

如果要做一個正經的CPU，core自己寫或者使用免費的開源版本，帶個像樣的MBytes級別的cache，能夠起linux，DDR3和PCIE Gen3靠買合法ip的，後端僅僅要求乞丐版配置，在TSMC 40nm這個節點上流片和測試封裝，需要有一個千萬級+的項目在背後支撐，不然很容易捉襟見肘。至於其他人提及到的人工費，學術圈嘛，最不缺的就是勞動力 XD

期間聯繫過ARM的cortex-A系列IP，獲知的情況和 @winnie Shao 介紹的相符，同一個版本的前端的RTL代碼被很多個公司和機構拿去在各種工藝下都流片過。

以上是做CPU的，做其他種類晶元的很可能完全不一致。

一般來說代工廠對不同的design house會有不同的報價。

報價的方式往往跟所用到的板數相關。每張板多少錢這樣。

說一個現在主流的電源模擬工藝的大概價格吧，

點18工藝，八寸片。大約每層二十到三十美金之間吧。

打個比方，現在有產品用了25張mask，每張mask25美元，那麼一張八寸wfr就是625美元。

至於每張mask到底多少錢，一來看跟fab的關係怎樣。二來，看你這個產品有多大的量。

另，謝@薛矽邀，很久沒查看過邀請我回答的問題了，今天才看到，不好意思。

所謂流片費主要還是製作mask的費用。近十年多來的各個工藝都做過，太貴了，越來越貴。現在一行代碼寫錯，做ECO，啊，我們都是用寶馬7系做計價單位的，然而錢並不是最重要的，時間才是。

能說的其實挺多的，說不出來了。呵呵，天涼好個秋。

祝同行好運。

看了很多其他答案，對某一點還是稍微異議一下吧，不同工藝對前端設計還是有不一樣的，我畫過很多paper floorplan，不同工藝下構圖是不一樣的，而這個floorplan，對系統架構及微架構是重要的影響因素。

Euro-practice MPW:

mini run: http://europractice-ic.com/docs/MPW2015-miniasic-v3.pdf

general: http://europractice-ic.com/docs/MPW2015-general-v4.pdf

CMP-IC:

CMP - Products :: IC"s Manufacturing Prices

剛剛出去了一片，40nm的，40多層，差不多1000萬吧。

最近在搞MCU，ARM-Cortex M4內核授權30W$，內嵌了1M的flash，55nm工藝，雜七雜八算下來60W$。

我可以回答最後一個問題，16nm Finfet和28的前端沒區別，都是一樣的版本。

就拿我們實驗室毫米波通信晶元，65nm gf 搭車流的，十幾萬rmb

自己當年做的一個片子是直接在公司里流的，沒有關注成本。

研究生畢設的時候同組PhD偶然提起，他們當年用UMC９０ｎｍ的庫做了一個VCO流出來３０片，花了幾千還是小一萬忘記了。當然，單位是瑞士法郎，不是人民幣……１CHF　＝６.７CNY

工藝越好，價格越高，如果你要用４０ｎｍ和２８ｎｍ的吧，可能會更貴。

一般流片一次會流幾十片方便測試。所以不會一片一片的流。

我知道的就這麼多……希望有用。。

簡單來講，跟別的工業產品是一樣的，開模很貴，單個成本很低。所以MPW multi project wafer最便宜，因為大家分擔掩膜的費用。目前40nm的掩膜費在百萬美元量級吧。

這個工藝不一樣價格應該差好多吧我們學校畢業的時候學生好的設計可以拿去fabric 對工藝也沒要求就是玩一下學院出一筆小錢獎勵一下大家所以應該沒想像中那麼貴

台積電7nm，按Metal算錢，十層大概在2000萬…

share area的話就是說搭MPW shuttle？，這樣的話，按位置收錢，根據不同工藝價格不同。但是Fab廠會根據項目今後可能的產量進行一定程度的優惠。基本上幾千到幾萬美金要的，提供幾十到幾百個晶元，更多可以，加錢…如果自己出一套mask，mask價格另算，根據工藝不同一個wafer在幾百到幾千美金，加急費用另算。

問了問我的組長，她說要三百萬左右。

0.35UM的有5寸MASK嗎？

老師說國外的fab都會拿出一定比例的產量來給學校，真的嗎。。