集成電路相對於分立元件電路有什麼優勢？

01-04

什麼是集成電路？什麼是分立元件？這些概念在我心中還很模糊，不是很清楚他們之間到底有什麼實質性的區別。還望解答。

集成電路就是把基本的電路元件如晶體管、二極體、電阻、電容、電感等製作在一個小型晶片上然後封裝起來形成具有一定功能的單元。

集成電路的特點就是實現了電路的小型化，使用集成電路可以大大的減小電路的體積，簡化電路設計。

集成電路晶元中集成晶體管和二極體較為容易，但集成電阻電容電感則需要耗費很大的面積（特別是值比較的情況），集成晶元太大就失去了集成的意義。所以電阻電容電感很多情況下並不集成在晶元內部，而採用外置的方式。

======================================================================

分立器件就是具有單一功能的電路基本元件，如晶體管、二極體、電阻、電容、電感等，單獨拿出來看它們就是分立器件。

======================================================================

現在人們對設備的體積越來越追求小型，輕便化。故集成電路大行其道。

集成電路的優勢就是用小的體積實現了儘可能多的功能。

集成電路由於小，其內部元件的分布參數也小，相對於大體積分立器件構成的電路，其頻率特性可以做得更好。

但集成電路也有劣勢，在面積受限制的情況下，集成電路無法將其每一個部件都做得非常好，功能要求越多，其性能就無法發揮至最大。所以，在高性能場合，通常會有專用集成晶元。

但即使這樣集成晶元還無法完全取代分立器件，在某些場合（如超大功率），集成非常困難。

分立器件只單獨考慮自身的性能，所以，單單針對這一個器件，少了很多限制，故其單個元件的性能可以做得非常好。因為不像集成電路那樣都集成在晶元中無法改變，分立器件的使用就更為靈活。

通常在性能要求比較特殊的情況下，分立器件還大行其道。特別是高功率場合，集成電路無法發揮效用時，分立器件想當活躍。

分立器件的缺點就是體積大，在電路規模較大且頻率較高的時候，分布參數影響很大，設計和調試上變得十分困難。

======================================================================

電路的集成化是趨勢，但由於集成電路本身的限制，分立器件依然發揮著重要的作用。

======================================================================

補充：

為什麼同樣是二極體、晶體管、電阻、電容、電感，集成電路把它們整合就能減小體積呢？

拿二極體來說，它實質是一個PN結，PN結本身的體積是很小的，肉眼無法觀察。分立器件是要拿來焊接使用的，所以必須封裝起來，把外部體積做大，這樣才方便使用。

因此，分立器件封裝佔了很大一部分。

相比之下，集成電路內部雖然有很多這類器件，但是它不需要每個都封裝，它是等所有元件製作後再統一封裝起來。

所以，相比分立器件，集成電路的體積利用率要大得多。

說一些我的理解。

我的看法是：集成電路的優勢在於顯著地減小了元器件大小和元器件之間互連線的距離，從而顯著地提高了電路工作的頻率。

至於集成電路和分立元件這並不是完全對立的，或者說集成與分立不是同一個劃分元件的標準。劃分元器件的種類我比較習慣用集總式元件模型和分散式元件模型這個標準來劃分。集總元件模型是一種比較接近於集總假設的器件模型（比如常見的電阻器、電感器、電容器），分散式元件模型則是通過電波傳播的分析方法得出的器件模型（比如微帶線、波導等）。

集總假設（或者集總條件）以及准恆假設是基爾霍夫電流與電壓定律成立的前提。

首先看集成電路是如何有利於讓電路工作在更接近於集總假設的狀態：

看麥克斯韋方程組中的一個方程：

$oint_{partial Sigma }^{} Ecdot dl=-frac{d}{dt} int_{Sigma }^{} Bcdot dS$ （1）

這個公式意味著：在高頻電路中，磁場快速變化，從而等式右邊的值不可忽視，這將產生不可忽視的渦旋電場。此時電場是非保守場，其積分不再與路徑無關，從而傳統電路分析中電壓的概念失效。

麥克斯韋方程組中的另一個方程：

$oint_{partial Sigma }^{} Hcdot dl= int_{Sigma }^{} J_{f} cdot dS+frac{d}{dt} int_{Sigma }^{} Dcdot dS$ （2）

在電路中廣泛使用的電容器，往往採用類似於平板電容的形式（即使是集成電路中的Metal-Insulator-Metal Capacitor也是如此）。這樣以來，平板間沒有傳導電流，針對傳導電流成立的基爾霍夫電流定律失效。

在KCL和KVL都不是絕對成立的情況下，電路工程師們採用的分析手段是忽略渦旋電場和位移電流，這要求（1）式的右側積分值，和（2）式右側第二項的積分值要小到可以忽略，當採用集成技術的時候，電感器與電容器可以相對做的很小（百平方微米數量級），從而減少以上兩項積分值，讓電路工作在更接近於集總假設的狀態。

然後看集成電路是如何有利於讓電路工作在准恆假設的狀態：

准恆假設假定，電路的最大尺寸 $l_{max}$ 滿足：

$Tgg frac{l_{max} }{c}$ (3)

其中T是電磁波的周期。

通俗的解釋就是，電磁波的周期遠遠大於電磁波的變化傳播到電路上每個角落的時間。這樣可以認為電路中每處的電壓電流值隨著激勵的變化同步的變化。在這個前提下，串聯並聯的相關性質才能成立。

把（3）式變形，即為：

$lambda gg l_{max}$ (4)

其中 $lambda$ 是電磁波波長。集成電路工藝大大減小了電路的尺寸，從而可以使得電路在高頻甚至超高頻率下（即波長很短時）仍然滿足准恆假設（因為電路的尺寸很小）。這樣一來，集成電路的工作頻率就被大大提高了。

當然對於更高的頻率（例如E波段，71GHz-86GHz），在設計集成電路晶元的時候仍然要仔細考慮上述問題（因為頻率更高了，波長更短了），對晶元布局布線也提出了更高的要求。

分立元件是你上實驗課時往麵包板上插的電阻電容三極體二極體這些東西。

集成電路是用類似印刷的工藝把這些東西統一「列印」到一塊矽片上去。

優點：

集成電路原件可以做的很小，你沒法想像一塊麵包板上插上億個晶體管吧，集成電路可以。對分立元件談摩爾定律沒有意義。

集成電路便宜

單一元件參數誤差，譬如電阻阻值，集成電路誤差比分立元件高。不過因為用統一的工藝，參數對稱性高。譬如你需要兩個10k的電阻，拿分立的你可能得到一個10.5k一個9.5k。用集成電路可能回給你做到12k，但保證兩個都是12k,這樣容易做差分電路。

可靠性高，省錢省事~一個晶元壞掉，和一百個晶元裡面壞掉一個的概率小的多

簡單來說，優勢有兩點：體積小，便宜。兩者也是相關的。