Analog IC在Hspice/Cadence模擬前，如何根據foundry提供的工藝文件手工計算？

01-04

各位IC界的前輩們好，學生是一名微電子專業本科生，以前一直在學習理論知識，最近剛開始嘗試用Cadence IC5141設計OPA。
記得Razavi、Allen、Sansen幾位大師都在各自的著作中說過Analog IC一定要在設計前進行必要的手工計算，不要做一個Spice monkey，不要讓模擬器代替設計者的思考。
我對這幾句話牢記在心，所以前面一直在啃幾本AIC的聖經。最近想設計一個OPA鞏固下前面的知識。
但是開始上手時遇到了一個問題，就是不知道如何從foundry提供的工藝文件中找出手工計算需要的模型參數（下圖是smic18mmrf_oa_cds_1P6M_2014_04_10_v2.1.1工藝文件）：

我在smic18mmrf_oa_cds_1P6M_2014_04_10_v2.1.1 models spectre / ms018_v1p9_spe中找到了模型參數，但是發現的問題是現在的工藝庫中早已經是BSIM3v3等等的了。
比如說我想計算MOS的溝長調製小信號電阻，需要找出VE（厄利電壓）。但是我剛在網上看了BSIM3v3的資料，該模型中的厄利電壓需要根據ms018_v1p9_spe中pclm等幾個模型參數帶入一個超級複雜的等式才可以算出。
而不像做Razavi教授書上習題那樣，直接從書上的0.5um LEVEL1工藝表格中直接找出模型參數那樣方便......
我懷疑自己是方法錯了。所以請教各位前輩，如何根據foundry提供的工藝文件手工計算？希望能給學生提供一些思路，也麻煩各位前輩分享下設計IC時手工計算的經驗

謝邀。

需要進行手算。手算的目的是加強你的理解。

有些參數可以算到很准，印象20%以內，比如帶寬，offset，熱雜訊什麼的。有些，我個人覺得連模擬器都不太准，比如輸出阻抗什麼的。

模擬器當然比手算準，但不能完全依賴模擬，要多點疑問，為什麼跟你想的不一樣？否則弄不好你會吃到很大的虧。

我面過不少新設計師，基本就是傻跑模擬，做優化，我不太喜歡。我會問，這麼做設計，樂趣何在？

我覺得你可以根據GBW粗略算一下管子的跨導，再根據跨導和你想要的vod算一下你需要的電流（或者根據壓擺率）。然後再留一定的裕度就可以了。然後根據電流掃出來你想要的寬長比就行了。算的話偏差還是有點大的。但是你要知道公式，知道掃描的時候應該往哪個方向掃，而不是胡亂試。

基本.25以下的工藝手算就會偏差比較大。channel length modulation，velocity saturation，mobility degradation，DIBL，reverse short channel effect等等都會造成一些影響。我建議有條件的情況下，先跑IV曲線，gm曲線，gm/Id曲線等，對器件的dc特性心中有個概念。然後再根據教科書上的設計方法進行設計。

再向題主推薦一本工具書，叫tradeoffs and optimization in analog CMOS design。這本書對新手電筒路designer比較有幫助並且查閱起來非常方便，寫得也比較簡單易懂，更多的是定性分析而不是定量計算。

題主能夠注重手算是非常好的，我剛開始設計的時候還沒有這個覺悟，經常把電路設計搞成了找規律遊戲，活活把自己變成了一個cadence monkey。後來才逐漸擺脫了「瞎逼調」，先用腦子預測調整之後的變化，然後再看模擬結果是否符合自己的預想。

個人認為不要過分糾結於手算，先進工藝下手算的意義並不大，最終還是依賴於spice模擬，熟悉電路的特性和各個器件參數對電路性能的影響趨勢反而更有意義，精確的手動定量計算有時候反而是其次的，因為spice模擬會幫你計算出正確的結果。過分糾結於手動計算反而有可能導致因噎廢食。

而且現在流行的手算方式是gm/Id的圖表查找方法，基於Vov的平方率計算方式偏差太大了

現在的scs/hpice文件一般都是BSIM模型，3v3和4居多，這個模型參數眾多，但一般來說遷移率和Vth可以用來粗略計算。但對於小尺寸的晶體管不建議這麼玩，一方面二級效應明顯，另外就是對於採用binning模式分區塊描述的模型文件，茫茫多參數找起來又累又容易找錯。建議多看看EPspec文件了解閾值電壓、飽和電流、寄生參數的大概範圍，然後搭建合適的電路結構進行局部到全局的慢慢模擬。

另外對於你說的Ve，是不是CLM和DIBL（SCBE不去考慮了先）引發的一個3v3手冊里藉助於BJT的描述方式，這個我覺得根據你使用的管子尺寸，180nm以下工藝大概需要很多binning參數修正，純手算沒有什麼精度可言，不如用管子+電壓源在spice裡面自己掃描一遍，反推一個值

瀉藥，spice monkey瑟瑟發抖前來拋磚

幾乎不進行精確的定量計算，因為沒有spice算得准，如果算得和spice不一樣，難道信手算的？一級二級模型可以手算，再高級模型比如3v3還用手算？計算器算不算輔助？如果一定要手算，那要算到哪個級別的模型才算出師？

當然，大師們說得很有道理，你不可能手動試所有尺寸排列組合統統靠spice一個一個試。調試也是需要理論方向指導，能知道大概範圍調起來也更快。

常見工藝庫文檔都有PCM和fitting curve，對於一個工藝，如果熟悉了，比如可以多跑幾個iv曲線，自己擬合一個一級模型也行。

僅供參考

我來胡言亂語幾句：

1，在學習階段，如果是簡單電路，傳統工藝，手算挺好。但這好比是寫作業，做習題，總是有點不接地氣。幾位大牛在書里這麼說，正是因為書是面向初學者的。

2，真正到工程設計中，spice monkey當然不能做。但是，如果是能通過「有限的幾輪模擬迭代」完成的設計，堅決不手算。

2.1）先進工藝下，長溝道的那幾個公式早就不能用來了；如果16nm以下連mismatch公式都開始不講道理了。

2.2）IC設計理論一直在發展，很多電路結構已經花哨到沒法手算的程度。當然你可以「簡化」（ps. 簡化電路能力確實是衡量設計師實力的重要方面）。但是簡化的多了還是原來的那個電路嗎？電路設計追求精益求精，你和競爭對手的產品可能就差那麼一點點。

2.3）如果一個電路，你通過手算得到的結論、推測和仿出來的不一樣，我相信哪個？

2.4）我剛入職的時候，模擬器的運算能力連PLL的頂層後仿都是跑不動的，環路的各項特性只能靠計算來驗證；現在呢？頂層完整後仿是標準signoff flow。

2.5）Alpha Go都稱霸圍棋界了，設計個OPA還難嗎？未來是AI的時代。上面的2.1）和2.2），純粹是因為人腦太弱雞。

2.6）在analog IC designer滅絕之前，手算需要掌握到什麼程度呢？我覺得，只要熟練到你知道為了某個指標，需要掃描哪些參數，以及往哪個方向掃描，足矣。

我是覺得你過於教條了。做模擬設計，感覺大於公式手算大於模擬，這是對的。但你為了手算而去查model又過於死板了。手算需要的參數為什麼不模擬得到呢？

以運放為例，你至少可以仿一下gm/id，再根據功耗和GBW估計一下管子尺寸選擇。多級的話根據雜訊和相位裕度分一下各級電流比。

手算缺什麼參數模擬得到才是正途。

初期覺得你還是那樣吧，自己隨便搭個電路仿一下，再手算看能不能對的上。

再加一句，打基礎看razavi。打好了多看sansen少看razavi

如果是長溝道1-2um以上可以手算一下先進工藝手算和模擬天差地別，更重要的是了解當性能不滿足時怎麼調整電路

據說國外在授課的時候已經再用gm/id法了，這是一種查表法，你可以了解一下。當然手算還是有一定意義的，新手入門一般還是踏踏實實手算，L取大點就可以了。基本會調個兩級運放、帶隙基準啥的也就ok了，再想往下做建議從系統級別出發。

如果想做ic設計，可以考慮讀研

可以粗略計算管子尺寸，再通過模擬去調整。當然，由於模型是不準確的，所以一種基於模擬統計的辦法，這種辦法不基於任何解析式的模型，相當靠譜。