集成電路（IC）真的就是分立器件電路的納米級版本？

01-03

大家知道集成電路（IC）其實經過無數次光刻也就只是在一塊很小的矽片上積澱出了一些分立器件電路中的器件，如二極體、三極體、MOS管、電容、電阻、電感等，就是因為小所以才光刻！但這個小是否只是為了省空間、加快各器件執行速度？還有就算光刻為何能把這些龐然大物二極體、三極體、MOS管等做成納米級別？比如三極體，是否是將原先三極體的材料鍍在矽片上然後光刻成形？我聽說半導體所需材料就這麼幾種，這個方法靠譜？

針對題主的問題來回答吧：

1.問：大家知道集成電路（IC）其實經過無數次光刻也就只是在一塊很小的矽片上積澱出了一些分立器件電路中的器件，如二極體、三極體、MOS管、電容、電阻、電感等

答：光刻（Photo）只是IC製造八大工藝中的一種，光刻的使命就是畫出電路圖形、器件形狀、電性形狀，剩下的就需要蝕刻（Etch）、離子注入（Imp）、化學氣相沉積（CVD）、金屬鍍膜（Metal）、擴散（Diff）各種主要生產技術一體來實現IC的器件生成。但是要問如何做出來這個器件，完全是各種工藝聯合起來的結果，雖然光刻設備在半導體業界里是最貴的，但是不是唯一重要的。

2.問：就是因為小所以才光刻！

答：是的，因為小才要用放大的光刻版（Mask）來微縮到Wafer的光刻膠（PR）上，這樣才能把我們需要的圖形縮到那一小塊地方。別的技術還真的比較難實現。如果用機械手刻，幾納米誰都實現不了；如果用原子針，那代價不知道高到哪去了。

說到小，小到什麼概念，在光刻出的溝道里，甚至都會發生波的特性里干涉的波紋（駐波效應）！如圖

左邊為駐波波紋的光刻膠溝道，右邊為沒有的。（來源網路）

可見，這麼小的東西，量產不用光刻還真沒辦法了。因為光的波特性，所以也就有了光刻極限這個概念，也會有EUV大力發展的理由。

3.問：但這個小是否只是為了省空間、加快各器件執行速度？

答：不僅為了省空間、加快速度，也為了發熱變小、能耗降低、可靠率高等等原因。你想，例如一個20mm大的Mos管和一個20nm大的mos管，在相同電壓下工作，都可以實現一樣的功能，可是20mm的Mos電流必定會大的多，所以發熱量也大得多。如果一個20mm的Mos帶來的升溫比20nm的Mos只有0.01度，那麼一億個呢？十億個呢？百億個呢？那麼說大的Mos就沒有用咯？不是，在功率元件上必須要大Mos！

而且小Mos集成在矽片上可靠性也大大增加，埃尼阿克的真·Bug的由來題主可以看看。

4.還有就算光刻為何能把這些龐然大物二極體、三極體、MOS管等做成納米級別？

答：首先解釋下「龐然大物」，這幾個字。其實Mos並不龐大，你看到的Mos可能是這樣：

可是實際工作的東西卻只有這個：

上圖是封裝（PKG）好的，外圍是環氧樹脂（EMC）包裹的，下圖這個才是真正起到作用的晶元（DIE）。其實Mos管的原理非常非常簡單，基本就是4個部分組成的東西，其中只要有PN結就可以。還是上面我說過的，既然更小的東西可以實現一樣的效果，為什麼不用20nm的卻用20mm的呢？所以題主應該把腦子裡Mos的大小設定改一改了。

其次說說「光刻為何能做成那麼小」，光刻最Bug的就是可以無損縮小！所以我們只需要把晶元的圖形用人類能操控的東西畫在光刻板（Mask）上，然後用光束將光刻板上的圖形微縮到光刻膠上，就可以形成很小的圖形了。基本Mask是晶元版圖的10:1～4:1。

繼續看看靈魂畫手：

可以見到，Mask的作用是有圖形的地方把光擋住了（透過了），沒圖形的地方把光透過了（擋住了），然後通過光束微縮了起來。每一個Mos的圖形都會被微縮到光刻膠上。這就是為何可以變的這麼小，其實原理很簡單。但是實現這個原理幾乎是科技的頂峰了，實現它的機器的價格只能按億來算。

5.問：比如三極體，是否是將原先三極體的材料鍍在矽片上然後光刻成形？

答：這個說法不全面，因為Mos管是立體的，而且題主對「光刻」理解得不夠深。

先看看Mos管的原理結構：

可以看出來是一個立體結構，絕對不是鍍上去再「刻」出來。

首先對題主「光刻」的理解進行糾正，光刻並不是像一個小刀一樣在Wafer上刻出溝道什麼的。光刻英文名是Photo，字面就能看出來是照相的意思。光刻的原理就是把圖形刻在"光刻膠"上，然後利用有圖形的光刻膠來進行鍍膜、蝕刻、離子注入，然後去除光刻膠，就是有圖形的Wafer了。如果僅僅是光刻之後，再洗掉光刻膠，那這片wafer還是一片新Wafer，毛都沒有。所以光刻就是一個間接的、「臨時」一個工藝，「刻」只是讓光刻膠部分曝光然後溶解掉，形成圖形，接下來的Mos形成就要靠其他工藝了。

然後我們簡單的說說一個小小的Mos的形成。

5.1首先我們要擴散（Diff），因為PN結是Mos的基本，所以要把中性的硅Wafer改成Mos需要的基底，例如P型半導體，將P型材料擴散入Wafer。然後擴散也有一個機制是氧化硅晶圓，形成一層SiO2層：

5.2然後我們要光刻，把光刻膠搞到Wafer上，然後Mos的圖案刻在光刻膠上，然後洗掉被曝光的地方，就有圖形了。

5.3接下來就是蝕刻（Etch），這才是題主眼中的「刻」，用強等離子流轟掉沒有光刻膠保護的地方。然後洗掉光刻膠和殘留物（Clean）。

5.4然後就是粒子注入，在沒有SiO2保護的地方轟入N型離子，Mos最重要的就是PN結了，這時候開始形成PN結。

5.5然後是化學氣相沉積（CVD），噴入各種氣體反應成為一層膜，可以看出下圖沉積出了一層SiO2膜。

5.6接著，就是化學機械研磨（CMP），因為生長的膜並不平整、厚度並不標準，而且之前因為有溝道，所以長的膜也有凹陷，這時候就必須要去磨平：

5.7然後光刻、蝕刻，在SiO2層刻出空洞，用來導電：

5.8接著金屬鍍膜（Metal），用金屬例如Cu把這些孔洞填滿，就形成了「導線」，然後研磨平，形成平整絕緣的表面和源、基、漏極，這樣一個十幾納米的晶體管就形成了。

上面的流程只是為了講解，真正的流程比這個複雜的多！而且全程你是看不出什麼區別的，唯一區別就是電子顯微鏡下不一樣。

6.問：我聽說半導體所需材料就這麼幾種，這個方法靠譜？

答：絕對不靠譜，半導體製造需要成千上萬種原料，有著各種你從沒聽過的氣體、液體，也有你聽過的CO2、N2、純水（DIW）、硫酸等等，其中光刻膠就有幾十種對應於不同階段的工藝。其中不同的晶元需要的原料甚至都不一樣！

*手機碼字不易，贊一個喲～

*因利益相關，本文所有內容均僅從網路得知

瀉藥

0th-order這麼理解沒問題。

然而實際上新的工藝裡面你能用的只有mosfet和金屬。電阻，電容，三極體（bjt也就bandgap reference會用到了）只是利用寄生器件來實現，而且其具體參數並不可精確控制。所以模擬IC裡面一般靠比例（ratio）不靠數值（value）。

實在得用精確值了，精確器件還得另外加進去。按成本從低到高排序分別是on-board, on-package, on-die，也就是在電路板上，封裝里，片上。所以在電路板上的一些精確電阻，晶振還是需要的。

光刻的話，可以看一下這個視頻。https://youtu.be/d9SWNLZvA8g

如果非要這麼理解，小說就是文字的排列組合慢，差別不過莫言組合能得諾貝爾獎，你組合只能進廢紙簍。

或者說，你見過一本小說的不同翻譯版本么？

大家學這麼多IC，想這麼多，公司花那麼多錢，設計IC，原來就是搞沙子組合的？以後教個0，1，CS就畢業可以出門當碼農了。

---- 正經回答

我見過FPGA版本可以賣，轉ASIC設計，設計三年不成，而死掉的startup

試著回答一下

第一個問題，集成電路和分立器件電路的區別，從功能上來講集成電路確實是分立器件的微縮版本，最開始出現的電路都是分立器件的么，然後才有集成電路。不過從設計者的角度還是有區別的，要實現某個功能，集成電路設計人員更喜歡用有源器件，因為省面積，分立電路設計人員喜歡用無源器件，因為便宜。還有許多不同，設計分立器件電路的設計人員在實現一個功能的時候就像寫文言文，惜字如金，因為器件多少和成本直接相關，省一個電容就可以省幾分錢，而設計集成電路的人就像寫網路小說，為了把功能實現的沒有漏洞，拚命往上堆各種措施，多一個器件少一個器件對成本沒什麼實質影響。

這裡就不一一說了，一般集成電路的課程上都會講到。

第二個問題是做小的目的是不是為了省空間和加快執行速度？是的。

第三個問題，光刻就可以做小？我理解這個問題是不是想問為什麼做這麼小還能維持大尺寸一樣的性能，答案是很多器件的性能取決於相對值，比如說寬長比，只要維持寬長比不變就能維持性能大體相同。

還有，光刻只是半導體製造過程中的一個步驟，還有其他許多步驟，比如離子注入，熱擴散，金屬沉積什麼的。

謝謝，原理是根據半導體物理學，肯定在這些尺度下都是可行的。

工藝專門有教材，半導體集成電路製造。

縮微一方面是通過光刻更好製造。為什麼說「更好」哪，是因為集成電路特別是數字集成電路規模都十分龐大，但基礎都是由mos管等構成的門電路，如果用類似微小的機械方式加工的話（比如即使把電路基礎原件放大n倍，像列印頭的列印移動等），製作完一個集成電路也是十分龐大的事情。

是否靠譜，應該沒得洗吧。比較你現在無論用手機還是電腦問這個問題的時候,cpu和gpu都在飛速的運轉，開關開關開關。

想知道為啥，去看看版圖的藝術就知道，到底裡面最基礎的工藝有幾種步驟如何

謝邀。

題主問的問題表現出他對集成電路設計有興趣，但是對這個行業不是很理解。

大家知道集成電路（IC）其實經過無數次光刻也就只是在一塊很小的矽片上積澱出了一些分立器件電路中的器件，如二極體、三極體、MOS管、電容、電阻、電感等，就是因為小所以才光刻！

首先，題主提到了集成工藝中兩個很重要的工藝步驟：光刻和澱積（原文是積澱），但要做一個完整的集成電路，只有這兩個工藝是遠遠不夠的，還有包括刻蝕，熱氧化，外延生長，電鍍，摻雜工藝等多種工藝，而且光積澱工藝就有物理澱積和化學澱積兩大方法，並沒有描述中的那麼輕鬆。

其次，這個一些。。。現代工藝集成度每平方厘米已經可以集成上億器件了，這麼多的器件，按照傳統的先有分立器件，再進行互聯的方式必然不可行，所以集成電路是事先畫好版圖，做好模擬，拆分成工藝流程，流片（跑完工藝流程）後直接就成型了。

但這個小是否只是為了省空間、加快各器件執行速度？

空間和運算能力本來是衡量集成電路器件最重要的評價標準啊，設想一下當年的ENIAC那種整間屋子的體積，怎麼可能實用（運算能力還不如現在的科學計算器），當然還有成本和單位面積功耗的考量。

著名的摩爾定律已經描述了：

當價格不變時，集成電路上可容納的元器件的數目，約每隔18-24個月便會增加一倍，性能也將提升一倍

所以硬體設計師追求的，永遠是在設定的使用條件下，更低的成本更好的性能啊

還有就算光刻為何能把這些龐然大物二極體、三極體、MOS管等做成納米級別？

龐然大物。。。哪有這麼誇張。。。兩個原因吧，一是看到的分立器件很多都是經過封裝的，實際有效的晶元體積遠小於你看到的樣子，另外，電子器件的電學性能通常決定於材料的內在性質和形狀比例，跟絕對大小沒有太大的關係，所以當然能做的很小。

比如三極體，是否是將原先三極體的材料鍍在矽片上然後光刻成形？我聽說半導體所需材料就這麼幾種，這個方法靠譜？

首先，只有光刻是成不了型的，因為光刻根本不會作用於半導體上。

第二，BJT也不會是單個器件成型，之前說了，整體電路是一起成型的。

至於靠不靠譜。。。不靠譜的話你還怎麼拿電腦或者手機在知乎上提問題，我還怎麼給你回答這個問題呢。。。。

PS：什麼是光刻，請自行百度或者查閱資料，不展開說了。

揀我知道的回答吧。

Q：做小的目的是不是為了省空間和加快執行速度？

從器件和系統的角度來看，「做小」有以下幾種好處？

高集成度帶來更高的成品率。因為缺陷密度是跟物理面積有關的函數，晶元成品率=(1+單位面積缺陷數*晶元面積/ $alpha$ )- $^alpha$
更高的電路速度。隨著尺寸的縮小，晶體管的性能會提高。在1um的CMOS工藝中，晶體管的延遲大約在20ps，而在15nm的CMOS工藝中，延遲差不多在1.45ps左右。
更高的系統速度。晶元間的延遲會減小。
更低的系統功耗。尺寸的縮小，晶元間的容性負載減小。
更強的系統可靠性。隨著器件尺寸的縮小，一片晶元所具有的門數，也就意味著晶元的功能越來越多，這樣導線和晶元外的互聯就更少，增強了系統的可靠新。
可以集成異質結構。

從20世紀80年代到現在，縮放方案進行了多次技術變革，每一次縮小，優化的目標（延遲、功耗、面積等）都不一樣。但是，器件的尺寸不能無限的縮小。隨著器件的縮小，會引起小尺寸效應。小尺寸效應會造成兩個影響，一個是閾值電壓的滾降，另一個是速度飽和效應。閾值電壓的滾降，使器件的導通和關斷的界限變得更加模糊，會使亞閾值電流顯著增加，增加晶元的功耗。速度飽和效應，會影響電子在晶體管的漂移速度，使器件隨著工藝的提升性能提升緩慢。對於更小尺寸的器件，會產生量子尺度的效應，使原有器件的模型失效。

還一個問題是，工藝的縮放可以減小器件的延遲，局部互連線的延遲。但是晶元內全局互連的延遲，並沒有減小，反而增大。這是因為隨著特徵尺寸的縮小和晶元尺寸的增加，互連線的數目呈指數級增長。全局互連不僅僅增大了延遲，同時也增大了功耗，降低了信號的完整性、晶元的可靠性等。增加中繼器會減少互連的延遲，但是會帶來更高的功耗和增加晶元的面積。晶元內部的互連優化，已經成為目前IC設計流程首要考慮的因素，也是設計複雜度的關鍵所在。

所以，器件的縮放是在多種設計目之間的複雜的權衡，包括速度、功耗、面積，同時也包括信號完整性、不確定性、可靠性等等。並不是為了簡單的為了省空間和加快執行速度。

對於光刻如何做的那麼小，半導體工藝的流程，本人知識尚淺，還等大神補充～

瀉藥先。

首先回答是不是的問題。功能上來說，可以說是這樣，分立元器件有電阻電容三極體，IC也有，可以實現一些類似的功能模塊，貌似只有尺寸的差別。然而這個問題本身並無意義。你現在看知乎的手機，如果全用分立元器件來做，即使可能做成，也至少需要一間教室才能裝下了，那時候你還會把它叫做手機嗎。另外，單獨談集成電路的某個器件也沒有意義，因為IC的生產是以晶元為單位，並不存在說去買一個16nm的電容這種事情。

接著回答為什麼的問題。集成電路的器件尺寸不斷縮小，體現了半導體工藝的世代演進。器件尺寸越小，電路規模就會越大，晶元可以實現的功能就越多。同時功耗一般會降低，晶元面積一般也會縮小。

再者說，這是摩爾定律祖訓啊，每天背三遍不許問為什麼！啊媽咪媽咪宏

最後還有一個怎麼做的問題。電路的集成化以及工藝世代演進，難題之一就是半導體的各層掩膜如何做的精確可控。光是目前最精確的刻刀，可以把納米級的版圖中的每層掩膜給刻出來。現在的先進工藝已經接近光波長極限，使用了自對準的多重圖形曝光，SADP,SATP這些方法使得小尺寸的光刻成為可能。極紫外光刻EUV正在拯救版圖設計師的路上。然而物理學之牆仍然立在那裡巋然不動，摩爾定律能翻過這道牆嗎？讓神擲個骰子去。

上面的幾位同學對於集成電路減小尺寸帶來的好處已經說的很詳細了。

IC是否是分立器件電路的納米版本？以數字電路為例，不盡然。雖然可以這麼搞，在矽片上做出各種邏輯門，並連接成電路。但是這樣做出的IC規整性很差，不利於自動化設計；IC面積利用率低（利用率決定了成本）；功耗高；

現在大規模數字集成電路都採用門陣列來實現，由排列規則的MOS管陣列構成。製作時，通過連接或斷開不同輸入輸出通路之間的交叉點，來實現設計好的邏輯功能，即查表的方式。這裡就已經不是簡單的微縮分立器件了。

謝邀不知道

最重要的是可靠性！任何一個機器零件越多可靠性就越差。但集成電路把幾十億個晶體管做在一張晶元上，你就不用維護那一個個的晶體管了。所以你看像手機電腦這些玩意兒你怎麼折騰也弄不壞，而且每次使用前也不用一個零件一個零件的調半天。

推薦題主去看一看一些基本的集成電路書籍，這裡回答一下你問的，尺寸的減小能夠有效提高速度，節省面積，在更小的空間內實現更多的集成，關於二極體三極體的問題，集成電路中一般採用MOS來作為二極體，對於電容，也可以採用MIM和MOM的形式實現，三極體要特定的工藝，一般來說除了特別要求的BiCMOS，盡量減少三極體的使用，此外，尺寸減小意味著電壓和電流減小，降低了功耗，眾所周知，電路的功耗和速度是矛盾的，集成電路尺寸的不斷縮小能很好的解決這一矛盾，從而實現更高性能的電路，滿足人們發展的需要。

謝邀。首先聲明，我只是一個剛剛大三的學生狗，尤其是最近沒有考試（這就尷尬了，沒有考試怎麼突擊學到那麼多姿勢），其實我目前也只是剛剛接觸一點專業課。一本半導體工藝還沒學完。首先說把器件做小。手機從磚頭「大哥大」，到現在裝在兜里到處跑，電腦從埃尼阿克一間屋子那麼大，到現在一個筆記本電腦到處跑，都是半導體的發展帶來的（當然電腦處理速度的提升也有軟體工程師的很大一部分功勞），把器件做小，就意味著可以節約空間，通俗說，手機能做小，大概就是這個道理。另外器件小了可以提高處理速度的，而且響應時間也會縮短。其實實際的器件工作不是本科數字邏輯電路裡面那樣不考慮反應時間的。而且，小器件的功耗也會降低。體積小，運行速度快，功耗低，都是我們所希望的。至於反覆刻蝕做器件，嗯，怎麼說呢，其實是需要反覆的刻蝕與摻雜之後才能行程的。比如三極體，說簡單通俗點其實就是在一個p型或者n型襯底上進行摻雜，摻雜出兩小塊n型或者p型，形成兩個pn結，然後做出電極。當然其實還有很多其他條件要考慮，比如摻雜濃度如何分配，比如如何處理電流集邊效應，比如如何做能處理好寄生電容等等。工藝方面一般要塗膠，用掩膜版留出窗口，除掉窗口處的膠，然後在窗口進行摻雜等等。所學知識有限，只能回答到這裡了。半導體器件原理和半導體工藝是分開的兩門，這兩門都涉及了集成電路製造的問題，，，然而兩門都沒學完的我現在還沒有能力把這兩門聯繫起來做出更好的回答。(′???`)等我有時間查一下資料，豐富一下答案。我也只是一個還沒畢業的小學僧，只能說出本科階段學到的大面上的東西，還是要和大家共同學習，共同進步。

啊，對了，其他知友也有提到，做小了可以提高產量，賺更多錢呀。

作為純文科生怎麼會被邀請答這題黑人問號臉…

潛水黨第一次被邀請

樓上幾位都說的挺好的，小是因為摩爾定律，後面的問題可以去看看半導體工藝，就說這麼多吧，小弟不才，只是本科入坑

瀉藥，第一次正經回答問題，好緊張，

做小的好處有

一，低功耗:在鋰電池技術無法突破的時候，延長可移動嵌入式系統的使用時間的一個有效手段就是做低功耗，低功耗同時也帶來了soc低的發熱量，

二，題主提到的高速。此部分與器件，材料有關，比如溝道長度，原子的晶格振動飽和電流

三，更小的體積換來了更高的集成度，(單片可以干很多事情，比如把CPU gpu單片解決等),更低的成本(因為面積小，需要的晶圓就小)，更高的成品率(晶圓也非理想，總有瑕疵，面積小就可以一定程度上規避這個問題)

建議了解一下晶元製作流程，器件主體應該就是摻雜電極了吧，摻雜又只有N P倆種，自然需要的材料就那麼幾種啦……

第一次回答，歡迎指正，共同學習，共同進步

晶元級電路和板級電路相比，電路工作原理肯定是一樣，也就是說，將電路抽象成電路符所組成的schematic是一樣。

區別就在於兩者中的 R L C 等器件的實現方式不同。mos bjt diode 等器件，兩者應該差不多，分立原件只不過是封裝比較大。至於為什麼能晶元為什麼能不斷縮小，我想這應該算是一個比較複雜的問題，主要歸功於光刻技術的發展突破，以及消費類電子發展推動的半導體物理的不斷發展。

唉，話是這麼說。知識層面卻完全不一樣啊。拿射頻來說，分立器件我可以用S參數，進到了IC領域，全是零極點，各種傳輸函數。徹底不一樣啊，有木有。

痛苦的學習中。

當然學習前，我就已經知道這一點了，所以還是挺有意思的。