為什麼14納米之後不研發13納米，而是以躍進的方式研發?

01-01

常聽人說「不要一口吃成一個胖子."一步一步來難度不是更小嗎？

在sem中根本區分不出來1nm。即使相同的工藝條件，生產出來的柵極寬度都有2nm左右的誤差，你覺得這1nm有用嗎？而之所以用14nm不用13nm，只是因為摩爾定律的公式，28/2=14.實際上柵極寬度在26~32之間都可以稱為28nm工藝。

引用一張圖：

http://i62.tinypic.com/29m6qdw.jpg

裡面標明了英特爾/TSMC/三星的32nm~14nm節點的特徵尺寸

TSMC的16nm和三星的14nm的互聯工藝據說是源自它們各自的20nm的做法

而英特爾在22nm節點便使用了FinFET

我記得2012年初，TSMC的無HKMG的28nm開始正式批量生產，其後經歷28nm HPm，20nm，再到今年年初的16FF，和現在年底的16FF+，整整四年。平均下來，一年大約半代工藝(如果把28nm LP和28nm Hpm也當作半代的話)

而從設計到實際批量生產(至少流片成功)一款晶元所花的時間並不短：

參與流片是一種怎樣的體驗？ - 研究生

這些公司肯定能造出(相比於自己的14/16nm技術而言的)13nm的生產線，可是，這麼做的意義不如研發下一代10nm工藝。TSMC做出的A9面積比三星版本大10%，可是兩者的表現幾乎是一致的。

另一方面，它們並非沒有對現有的工藝進行改良：

TSMC有早期的16FF和後期的16FF+，三星也有14LPE和14LPP，以及前面28nm是否有HKMG(以及其它良率提升等更多的細節)的差別，這種或許可以算題主的14nm---&>13nm的過渡？

傳統不是0.7么？

130-》90-》65-》40-》28-》16-》10-》7

當然有過渡工藝，或者被過渡的工藝，大家就忽略好了

每一種製程都是要做很多驗證以及生產線的調整的，這個程序可能要好幾年時間才能確定下來。包括模型參數的提取。如果一點點的縮小其實就是在玩自己。明知道沒有明顯變化還要從新測一次有什麼意思呢？不測的話那之前的模型還準確麼？所以根據摩爾定律的scale down其實從實際生產角度講都是有意義的。

各位，說這麼多......成本當然很重要，投錢研究13nm絕對在商業上是自殺。

但是這還有個關鍵問題，光刻機的波長控制是離散的......要想兼容現有設備刻出13nm來，也是門學問吧......

因為摩爾定律。下一代製程是這一代的70%

這是個老生長談的話題。究竟搞多少nm工藝，其實要考慮兩個方面：

（1）能賺多少錢，這取決於性能有多大提升。

（2）成品率怎麼樣，這取決於代工廠的能力。

14nm轉13nm，根本沒有任何噱頭，沒有投入的價值，帶來不了多大的性能提升。

新工藝要投入大量的錢，保守估計10億美金以上，13nm也是，10nm也是，一旦投入，那麼新工藝必須有足夠的說服力讓IC設計廠商願意使用，所以性能必須有足夠的提升，怎麼著得有30%以上才行，這樣才能把10億賺回來。性能不大幅提升，誰願意使用新工藝？成品率又低，又貴（新工藝剛出來會很貴）。

為了最大限度提高性能，代工廠實際提供的新工藝幾乎都是它們的能力極限，為的就是用新工藝賺一票大的。IC廠商一看能帶來性能的大幅提升，自然願意搶先使用新工藝，這樣新產品才賣得出去。

說來說去，其實都是被逼的。這年頭用戶被慣壞了，新CPU不吹性能提升80%，客戶壓根不買單。

說的好像14納米是從15納米來的一樣。

這個問題說白了就是一個邏輯問題。

現在的技術節點在於線寬的縮小使的很多原本隱藏的問題被不斷放大。那麼問題來了，這些隱藏的問題是在多少線寬下會影響到工藝，影響到良率呢？

讓我們從現在成熟的.11工藝開始，以1nm為步長，一步步減，請問會在哪個數值出產生量子效應呢？

給不出答案吧？

即便你能給出一個答案，ok，那這個數值就是技術節點，就是技術的分水嶺，fab工藝只要從這個技術節點開始研發就好了啊，還需要其他的線寬工藝幹嘛呢？

現在題主的邏輯清晰了么？

fab並不是一個簡單的想法，而是真金白銀砸進去的鈔票，更甚者現在國內砸了鈔票都搞不出技術，要真1nm1nm的來，按照國內fab這尿性，20nm當真是遙遙無期了。