大幅提升電力電子變換器功率密度的手段有哪些？

12-31

題主今年研二，看到過一些模塊電源（比如vicor），以及little box挑戰的一些高功率密度高效率樣機（比如uiuc的216w/in3的變態功率密度），深感電力電子的博大精深和知識的欠缺。為此特想就此相關問題請教各位前輩。在中小功率場合，功率密度的大幅提升應當是電力電子變換器發展的一個主導方向。直觀地來講，提升功率密度的最重要方法就是高頻化，因為最直接地可以降低無源器件的容量，進而減小他們的體積。
但是，單純的高頻化甚至超高頻（vhf），以我目前的知識來感覺的話，會考慮到以下問題：
1.無源器件的損耗與散熱，以及效率影響
為了提高功率密度往往會使用體積最小的陶瓷貼片電容，以mlcc為代表，但是其rms電流往往不會很大（輸於體積大很多的film），如果多個並聯均流效果不佳且較大的rms電流會造成劇烈的溫升，給散熱帶來困難，也影響可靠性和壽命。
磁性元件在高頻場合下的損耗是很大的，core loss往往隨f指數次的上升，雖然各公司推出了一些適用於mhz的低損耗磁芯，比如micrometals，neosid，hitachi的一些新型磁材，還有例如epcos n59，飛磁4f1，3f4，東磁dmr96，dmr50，安磁jpp97等，甚至可以使用射頻領域的一些磁芯材料，乃至頻率高到用air core；但是winding loss其實是一個更嚴重的熱源，高頻的集膚和鄰近效應和邊緣效應，使得散熱困難的同時也大大降低了變換器的效率。同時，單股極細的麗茲線會佔用大量窗口面積，嚴重降低功率密度。pcb繞組變壓器和成品功率型電感，比如colicraft的ser和xal系列，雖然占板空間很小，窗口利用率極高，但應對高頻情況下損耗應該不容樂觀。

2.有源功率器件，驅動和控制電路
以往大家認為開關損耗和驅動損耗（雖然很小）會限制高頻化的發展，但軟開關甚至接近0開關損耗的拓撲越來越多，而且隨著高頻化電力電子器件代表的gan，sic和新型驅動方法的日趨成熟，qg和結電容越來越小，封裝的雜散參數越來越好控制，因此高頻開關越來越容易實現；同時，驅動的困難也有很多的思路解決，比如負壓，甚至驅動和管子在一起封裝的相關ic也已經有產品。但是這一塊功率密度的提升是否只能基於封裝技術工作者的研究？另外，隔離型的驅動晶元或者隔離光耦據我所知像sliconlabs，avago等能夠支持的開關頻率也就幾mhz，應對極高dvdt的cm抑制也不夠大，是否在一定程度上限制了部分應用的進一步高頻化？
3.emi濾波器和其他emi問題
曾經看過evans joe對高頻化和emi濾波器體積的一些思考，高頻化在總體趨勢上能使這部分的體積縮小，也利於功率密度提升。但無論如何這些被動元件尤其是電感總會佔用一定的空間。而且據我所知，有部分人在進行active emi filter（aef）的研究，如果這個東西能夠成熟起來是否進一步有利於功率密度的提升？
還有就是過大的di/dt與dv/dt會在電路里激發很多高頻的震蕩和輻射，對emi的測試和整改帶來不可避免的影響，是否也是產品化不用太高頻率的原因之一？
4.整機結構設計和散熱方式
灌膠，水冷，風冷，靠大散熱片自冷是幾種常用散熱方式，散熱器的結構和空間機構的排放也極大影響了功率密度，這方面如何設計和學習？
自己懂得也很少，機會有限，看的paper和產品還很少，所以思路比較亂先寫這麼多吧，主要還是不知道怎麼去科學地思考和總結這個問題，希望各位前輩能不惜賜教。謝謝！

瀉藥。不好意思，消失了很長一段時間。由於前段時間個人生活的變動以及比較緊張的工作學習，沒有回應任何邀請的問題，我看了下已經積累到80多個。最近趁自己比較閑的時候，挑一些自己感興趣的和大家分享下我的看法和經驗。

關於功率密度是個老生常談的問題，ETH的博士都出來回答這個問題 @龐穎，我覺得他們應該非常有發言權。首先針對題主的問題，我覺得先把我們設計方法提高一下，再考慮其他技術手段，不然就和HIFI一樣，無味的推料，最終其音質效果並不一定好。相關設計方法，eth kolar的工作是我見過對功率密度優化最為系統的工作。我列其中一篇文章供大家參考，非常值得一讀。

[1] H. Uemura, F. Krismer, Y. Okuma and J. W. Kolar, "η-ρ Pareto optimization of 3-phase 3-level T-type AC-DC-AC converter comprising Si and SiC hybrid power stage," 2014 International Power Electronics Conference (IPEC-Hiroshima 2014 - ECCE ASIA), Hiroshima, 2014, pp. 2834-2841.

他們系統的對電力電子變換器每一個環節建模，包括變壓器、電感熱阻模型，EMI濾波器寄生模型，器件損耗模型以及等等。有了這些模型，變換器的設計可以在一個系統層面，而不是一個單一層面的優化。舉個例子，PFC的輸入電流的ripple應該多大，如果我們但從電感損耗角度去考慮，可能會得到一個20%的結論。但是從系統層面來說，和ripple有關係的方面包括開關器件的損耗，EMI的截止頻率，變壓器體積以及溫升等等。所以在kolar的設計藍圖裡，他們不會在設計的開端人為固定ripple大小。同樣的道理可以應用在開關頻率上，相關討論可以參見我以前的文章，所以kolar在設計的時候設定一個design boundary，例如switching ripple current 5%-50%，switching frequency 60kHz-2MHz，然後利用建立好的資料庫以及模型利用程序設計所有潛在的情況。如下圖1所示:

圖1. 變換器優化設計樣例，引自文章[1]

根據圖1，我們可以看到，每一個點代表一個設計，不同的設計有不同的效率和功率密度，同時這兩個指標是折衷的，我們可以追求最高的效率或者最高的功率密度，但是另一方面就會妥協。往往設計曲線的拐點就是一個較好的折衷點，有較好的效率和非常高的功率密度。

----------------------------------------------------------------------------------------------------------------------------------

接下來回答題主的問題，分幾個話題簡略回答。首先還是假設討論範圍是最常見的中等功率場合，1kW-100kW。功率再小和功率再大都有特殊的設計，宏觀的討論不具有可比性。例如其他題主說道的vicor電源，利用厚薄膜技術集成所有的元器件，功率密度十分高，但是中等功率場合，至少目前來說，這是一個不可能實現的技術，所有的設計和封裝都需要定製設計。

1. 無源器件方面，高頻最主要的問題是肌膚效應和鄰近效應帶來的渦流損耗，等效為繞組的交流阻抗。磁芯方面，之前有答主說了，繞組所需的窗口面積限制了磁芯的最小體積。磁芯和繞組損耗都有比較好的模型，磁芯損耗為IGSE模型，繞組損耗為Dowell衍生的一系列計算公式，此外高頻下磁芯的delta B肯定比較小。我覺得最主要的問題在高頻下一般為平面變壓器，但是平面變壓器有一個缺點，就是繞組的寄生電容比較大。在高頻下，這個寄生電容很可能為原副邊形成一個低阻抗的迴路，對電路的雜訊甚至工作模式產生很大的影響。CPES提出了一些變壓器里加屏蔽層的方法改善這個效應。空芯電感我覺得基本不可能應用在大功率場合，完全過不了RF雜訊的測試，沒有磁芯的約束，磁場充滿了整個空間，對輻射雜訊的抑制很難。但是不用空芯電感，電感的寄生並聯等效電容，也會影響電感的高頻表現，這對EMI性能表現非常重要，我會在後面EMI部分談到，所以這是一個非常好的研究點，控制無源器件的寄生參數，並最大化限制或者利用他們，才能得到比較好的功率密度。

2. 有源器件方面，驅動晶元在高頻和高速開關下已不是什麼問題了，silicon labs推出了具有200kV/us的CMTI驅動晶元，已經滿足大部分寬禁帶半導體的需求。但是對於採樣和保護電路，高頻和高dv/dt帶來顯著的影響，尤其在中等功率場合。採樣電路的核心是運放，差分運放常常用在採樣電路里抑制共模雜訊，但是一個很嚴重的問題是，現有的運放對共模雜訊抑制能力只是在低頻下。對於高於200kHz的高頻共模信號，差分運放並沒有抑制能力。所以當你高開關頻率下，尤其硬開關場合的高頻系統下，產生的共模信號加在運放兩端，運放往往會飽和，導致不正常的輸出，這個在我實際調試高頻硬開關變換器的時候導致了非常大的麻煩，需要一些特殊的設計抑制高頻共模雜訊。

開關器件方面我就不多說了，提升很大，但是高速開關（高dv/dt）和高開關頻率帶來一系列的負面效應。另一個負面效應就是保護，傳統輸出電流，過壓保護估計響應時間都是在微秒級，但是高頻下一個微秒已經意味著多個開關周期，保護的速度至關重要。所以新器件的瞬態保護也是非常重要的，類似於IBGT的desaturation 保護。

如果想達到比較理想的功率密度，我覺得針對特定場合設計功率模塊式一個比較好的手段。使用分立器件（例如TO220封裝），往往限制了布局上的進一步優化，封裝的寄生參數使得power loop的寄生電感無法進一步減小。就算使用一些新的封裝，但是換流迴路依舊沒辦法優化，此外解耦電容還是離器件的Die較遠，在寄生電感存在下，高di/dt依舊會產生比較大的電壓尖峰。所以針對特定拓撲，應用場合以及環境溫度設計特定的功率模塊是一個非常好的提高功率密度的手段。舉一個例子：全橋逆變器，肯定存在某些case下，下管的二極體換流到上管溝道或者上管的二極體換流到下管的溝道。如果使用分立器件，這個換流迴路是無論如何都不會被優化的太好，因為要經過一段PCB引線以及封裝上的引線，導致了換流時有電壓尖峰。但是對於power module design，把兩個die可以集成在一起，利用P-Cell和N-Cell的一個概念去優化，如下圖2所示，圖a是正常分立元器件布局的想法，而圖b是P-Cell和N-Cell的概念，把下管二極體和上管放在一個substrate上，把上管二極體和下管放在一個substrate上，這樣switching loop可以立馬減小。想了解具體的概念的可以參照文章[2]。

圖2. P-cell和N-cell概念下的布局優化，引自文章[2]

[2]S. Li, L. M. Tolbert, F. (. Wang and F. Z. Peng, "Stray Inductance Reduction of Commutation Loop in the P-cell and N-cell-Based IGBT Phase Leg Module," in IEEE Transactions on Power Electronics, vol. 29, no. 7, pp. 3616-3624, July 2014.

此外，好的封裝也是散熱設計的基礎，現在double sided cooling成為封裝設計的潮流，幫助高功率密度下更加有效的散熱設計。

控制器方面更是充滿挑戰，首先一般來說，以TIC2000系列DSP來說，高頻（&>500kHZ）下數個開關周期才能完成一次控制周期，數字延時導致你很難設計高帶寬的控制器，不然帶來的相位滯後會導致不穩定。但是高頻下，死區時間，過零畸變會變得更加明顯，等效出來的畸變都在3,5,7,9次諧波。而控制器沒辦法補償，在這些諧波處的控制增益不夠。。所以有兩個解決方案：1、壓縮控制周期，典型工作是kolar的博士Hartmann完成的，他設計了一個10kW 1Mhz的三相維也納變換器，通過FPGA採樣，DSP控制，把控制周期壓縮到了500ns! 我的經驗是一個完整三相控制的數字控制，如果在200Mhz的控制器里實現，基本在3us附近；2.加前饋補償，把畸變丟失的占空比以前饋補償的方式加入占空比的輸入，相關文章可參見UTK博士Bo Liu的工作。我把兩篇reference放在這邊，感興趣的可以看看。

高頻控制時間壓縮參考文獻：

Hartmann M, Round S D, Ertl H, et al. Digital current controller for a 1 MHz, 10 kW three-phase VIENNA rectifier[J]. IEEE Transactions on Power Electronics, 2009, 24(11): 2496-2508.

高頻前饋參考文獻：

B. Liu; R. Ren; E. Jones; F. Wang; D. Costinett; Z. Zhang, "A Modulation Compensation Scheme to Reduce Input Current Distortion in GaN Based High Switching Frequency Three-Phase Three-level Vienna Type Rectifiers," in IEEE Transactions on Power Electronics , vol.PP, no.99, pp.1-1

3. EMI在高頻下最主要的問題是近場耦合問題，而GaN器件應用中，提高開關頻率的同時為了減小高頻下開關器件的損耗，會加速開關管瞬態動作時間以減小開關損耗，開通時電壓上升沿dv/dt可達到200 kV/us！首先高dv/dt下，開關瞬態通過寄生電容對大地產生的共模電流成倍增長，而且高dv/dt使得電壓邊沿動作時間越短，其等效的雜訊頻率越高，使得雜訊頻譜高頻化；同時，隨著開關頻率增長，開關諧波的成分趨於高頻化，也對EMI濾波器的高頻衰減特性提出了更高的要求。高頻和高開關速度下的傳導雜訊頻譜的集中頻帶往往分布在EMC濾波器的非理想低衰減區域。多階EMI濾波器中電感的寄生並聯電容、電容的寄生串聯電感等寄生參數導致濾波器的高頻特性差，高頻衰減增益不足。另一方面，EMI濾波電感之間的磁場互相耦合甚至包括電容寄生電感和差模共模電感之間的耦合，導致高頻特性進一步惡化。所以高頻功率變換器的EMI測試結果往往是低頻段通過測試，而高頻無法滿足標準，所以當開關頻率高到一定程度時，EMI濾波器的轉折頻率未隨著開關頻率的提高相應減小。如下圖所示，可看出近場耦合寄生參數導致的非理想高頻衰減。

圖3. EMI濾波器的非理想衰減特性

題主提到了有源EMI濾波器，我覺得前途不明朗，有相關工作進行，有一部分人嘗試在有源濾波器中引入高頻運放，但是EMI濾波器都是掛在高壓母線，還要流過基頻電流。首先，運放沒有這麼大的耐壓，就算有一些合適的大功率運放，估計帶寬也在幾百Khz，對EMI高頻信號的抑制估計非常有限。所以我覺得比較合適的手段是結合無源和有源濾波器的手段，有源濾波器只用來抵消寄生參數或者近場耦合，而不用承擔所有雜訊功率以及電壓。這個方案也是一個非常好的研究話題。

4.對於散熱系統設計來說，是現在最容易提升的一部分，有很多新的散熱技術被提出，但是礙於成本的阻礙，並沒有在工業界應用。圖4給出了一種非常有前景的方案，傳統強制散熱，風扇基本佔了散熱器系統的一半，但是這部分其實並不導熱，浪費很多空間。圖b提出了一種Kinetic cooling，也就是把原來的風扇做成可以旋轉的金屬旋轉鰭片，同樣可以導熱，這樣增加了一倍導熱面積，非常有應用前景。

(a) Traditional forced-convection cooling structure

(b) Kinetic cooling structure

圖4. structure comparison given in [3]

[3] L. Gonzalez, B. Kessel and J. Zhang, "Kinetic Cooling for thermal management of high power electronics," 2016 15th IEEE Intersociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems (ITherm), Las Vegas, NV, 2016, pp. 174-179.

圖5給出了一個更炸天的設計，傳統液冷的概念，只是改變了散熱介質的熱容和導熱率，但是這個方法直接在器件drift region打了散熱孔，然後讓絕緣的散熱液直接通過這些溝道，意味著傳統意義上的junction-to-case,case-to-heatink的熱阻被幹掉了，極大增加了器件的功率容量，可以承受更大的電流。但是這個方案成本很高，而且設計仍不太成熟，drift region打孔，會產生一些電流擁擠和耐壓degration問題。

圖5. 散熱micro-channel直接集成到器件的drift region引自文章[6]

[6] K. Vladimirova, J. C. Crebier, Y. Avenas and C. Schaeffer, "Drift Region Integrated Microchannels for Direct Cooling of Power Electronic Devices: Advantages and Limitations," in IEEE Transactions on Power Electronics, vol. 28, no. 5, pp. 2576-2586, May 2013.

3DM推出了一種散熱系統，如圖6，已經成功應用在數據中心上，大大減少了數據中心所需要的空間，就是直接把電路扔到一種絕緣但是熱容很好，沸點較低的散熱液中。當電路工作，散熱液汽化然後又在上邊螺旋冷管上冷凝，流回到散熱液中。這種方式散熱效率很高，避免了各種thermal interface material，而且散熱介質溫度均勻。

圖6. 相變散熱系統

-----------------------------------------------------------------------------------------------------------------------------

答案就此為止，總結一下，首先提高功率密度最直接的方法是提高自己的設計手段，多做一些設計對比，如其他的題主所說，不同拓撲，調製都可以影響最終結果，開關頻率、ripple current、調製方法、拓撲等都可以作為設計的輸入變數，然後我們得到不同設計比較，選取優化的方案。

此外，無源器件的寄生參數控制和利用、採樣和保護電路在高頻和高速開關下的設計、特定場合下的器件封裝設計、高速控制器設計、EMI近場耦合效應抵消、新型散熱系統的應用都可以一定程度提高功率密度。但是，中等功率等級，我覺得工業界離高頻化還很遙遠，成本和可靠性是最大限制。。。。

最後，歡迎大家討論。

這問題是現在一大研究熱點。無力完整作答，但是有幾點值得一提。

題主和幾位答主都提到了提高開關頻率，而且是上10MHz。但如果參考little box的冠軍，你就發現他們的開關頻率在700-800Khz。eth kolar參賽團隊（功率密度也非常高，只是燒機一百小時沒過關）賽後繼續在這個問題上做了大量的研究，發現最優點確實也在這個範圍內。從減小磁性原件來說，並不是開關頻率越高體積便越小。以delta B不變為前提下，一是磁損會隨開關頻率升高而增大，二是保證銅耗在一定範圍內就已經給窗口面積做了下限。三是，就算你在所有工作點都實現軟開關，軟開關也是有損耗的。器件的輸出電容的power factor並不理想。開關頻率升高在輸出電容充放電上損耗更大。

其實冠軍團隊贏在了控制上。所有反饋電壓電流全是基於軟體實現的狀態觀測。電路裡面沒有感測器就省了好多空間。然後都是有源濾波，無源器件又丟掉了一堆。損耗也丟掉了一堆。然後他們特殊設計的蜂窩型散熱器也是關鍵一步。

比賽後好幾位大牛發聲（比如cuk和ridley）其實上十10Mhz的東西工業界多年前就玩過了，發現沒好處就又降回來了。大家願意為各種器件狂熱但是很少人相信拓撲和控制優化所能帶來的好處。如果大家關注過Finsix這家公司最近的新聞興許會覺得有道理。或者舉個具體例子，同樣拓撲下開關頻率為75khz對應的emi filter會比35khz的小嗎？答案是否定的。

再說，這些產品開發費用其實比冠軍獎金高……說到這應該就明白不僅僅是理論難度還有工程難度了吧……

實際上提高power density就只有2條路線，提高效率，這樣可以降低heat sink體積。提高頻率，降低儲能元件體積。

這是第一個想好好回答探討一下的問題，我就展開的全面一點。

一個功率變換器，可以分割成3~4個部分：功率器件、驅動電路、功率級、控制器，其中功率器件和驅動電路可以放在一起。我想分別從這幾個角度來看提高效率和提高頻率。

功率器件和驅動電路

目前常用的功率器件還是Si器件，但是由於寄生參數的原因，高壓大電流（例如30N60）在頻率上升到MHz級後開關損耗和驅動損耗都比較驚人，目前業界看好的寬禁帶器件SiC和GaN，SiC被認為是用來替代IGBT的，因為Vds耐壓更好；而被認為用來替代Si功率MOSFET的是GaN器件。

GaN功率器件可以分為2類，一種是Cascade結構，即一個GaN HEMT和一個低壓Si MOSFET連在一起，其代表是Transphorm公司的產品，驅動電路實際上驅動的是Si MOSFET，所以該結構的驅動電路比較容易設計；另一類是單純的GaN HEMT，其代表是GaN Systems，知乎用戶 @陳迪就是他們公司的AE/SE，還有蘇州能訊也在做純HEMT的產品，據說是處於樣品階段，國內還有一些單位也在做，但是要保密，不能說。

實際上GaN HEMT的性能更好，無論是導通電阻，還是驅動損耗，還是輸出電容，都賦予變換器至少5MHz以上開關速度的能力。但是GaN HEMT的驅動電路比較難做，特別是橋式電路的驅動。以GaN Systems公司的產品為例，一方面要求+6V的驅動電壓，一方面又要求不高於+7V的耐壓，根據我們現在做的樣機來看，想選一個驅動晶元還是蠻難的。比如TI的GaN專用驅動晶元，橋臂中點耐壓不夠，ADI的ADuM系列，UVLO不夠，最後只能選用SiliconLab的Si827x系列。一方面GaN Systems的手冊說無需負壓，另一方面閾值電壓又只有1V出頭，在橋式引用裡面crosstalk問題簡直弄的人要崩潰，最後還是加了負壓電路。

從高頻角度來說，和陳迪（先生，博士？）發過幾次消息，自舉的橋式驅動對二極體的反向恢復又有要求，ADI的馬博士認為以後高頻下會以隔離驅動為主，但我們部門的張博士認為隔離成本太高，還是要以非隔離橋式驅動晶元為主，閂鎖效應等問題要通過技術手段解決而不是迴避。

總的來說，我認為提高功率變換器，特別是400Vinput的DC/DC變換器還是需要使用GaN器件，比較成熟的、能工作在幾HMz甚至30MHz、能滿足橋臂中點超高dvdt的GaN HEMT驅動晶元還待開發。如果GaN HEMT的閾值電壓可以提高一點，正向耐壓能和負向耐壓差不多，就更好了。

功率級

PWM變換器沒有希望把頻率做的很高，因為開關損耗吃不消，高密度還是要靠諧振變換器。南航張之梁老師做的VHF的工作非常一顆賽艇，不過他的基金估計也該結題了，不知道後面還會不會接著做。我最期待的是能把class D結構做到VHF領域，但是現在柵驅動的問題確實非常難解決，特別是對於沒有電路組的實驗室來說。

現在比較常見的高密度電源大多數都採用2級dc/dc結構，一級buck調壓，配一級工作在諧振點的llc（syncor的做法）；或一級dcx配一級降壓/升降壓結構（vicor，但是我感覺把調壓級放後面未必好）。vicor是做dcx做的最好的，按照他們員工的說法，vicor是有自己的電路部門，專門做主控晶元和驅動晶元，還有die的封裝。所以可以很明顯的感覺到，在功率密度進一步提高之後，也許電力電子不應該是電氣學院的專利了，我們電子學院、微電子學院確實可以在裡面做很多事情。

在使用GaN器件後，關斷電流可以進一步減小，並且同時還可以保證ZVS-on，但是還是有問題，比如徹底放棄調節能力的dcx在頻率很高的時候怎麼才能在各種工況（例如溫度帶來諧振點變化）下都能穩定在諧振點工作，同時還要迴避專利。一個比較好的主意是根據同步整流管的開關來決定原邊開關管的開關，但是現在同步整流也不是那麼完美，而且這種方法必須要同時控制原邊和副邊，和工業界理想的同步整流技術有點差距（工業界希望的同步整流技術最後體現出來就是一個二極體的封裝，不需要別的任何引腳），所以還需要解決一下。

還有一個大頭就是磁性元件，一般的課題組想弄到PC95的磁芯都很困難（比如我們組，勉強能買到PC44，還不是所有型號），在頻率提高後還可以降低deltaB，但是這就意味著體積變大，最好的解決方法是直接把頻率提到空心變壓器級別，但是還是那個折中的問題，沒有這麼高級的驅動晶元。CPES的李強博士提出的不均勻磁性材料可以從某種程度上降低磁芯的體積，減少浪費，不過對於一般的課題組來說哪有這麼大的能量。

最後還可以從封裝的角度來看。比如vicor新一代的產品已經放棄了電路板，直接從集成電路的角度出發，把有源器件、控制晶元、無源器件等裸片封在一起，用金線連起來，然後封裝，最後電源模塊看起來和一顆晶元一樣，只需要添加一個散熱器就可以直接使用了。雖然這個技術不是一個新技術（在RF領域已經用了很久），但是在電力電子領域還是一個比較新的技術，在POL等場合還是很有前景的，這部分我就只是知道個大概了，所以就說這麼多。

控制器

近年來，電力電子領域常用的已經是DSP或者MCU或者FPGA了，ASIC用在成熟的領域（廢話，用ASIC我還提什麼控制演算法，怎麼寫論文，工業界可以把成熟的演算法做成ASIC，但是學術界肯定沒有那麼多錢）。那麼問題來了，控制器的主頻和開關頻率必須滿足一定的比例，因為還有採樣、PID、保護等環節需要處理。想做到幾百kHz以上基本上就可以告別逐周期調節了（FPGA上限應該更高一些，我用STM32F4的話在高於800kHz的情況下逐周期調節就無法實現了，主要是因為定時器中斷需要一定的執行時間），這個時候就只能多周期調節，這時候就有了新的問題。

我們都知道，隨著開關頻率提高到MHz級別，動態響應可以得到極大的提高，但是數字控制器這時候明顯拖了後腿，因為做不了逐周期調節，所以可以打個比方，從50kHz提高到1MHz，動態性能並沒有達到1MHz的水平，大概也就是2~300kHz的樣子，雖然也有極大的改善，但是對於學術界來說，顯然是不滿足的（又是廢話，因為要寫論文）。一種解決方案是在動態期間放棄PID，改用一組「訓練好」的控制序列，俗稱Look-Up Table（LUT），這時候可以改善動態性能，但是查表也需要時間，所以還是要打個問號。我目前有一個設想，還沒有做過review，不清楚有沒有人做過，即在動態期間儘可能提高變換器的帶寬，例如增大比例係數（P），取消積分環節（I），在輸出到達誤差範圍內之後再重新使用原有PID環。

說了這麼多，其實就是一句話，對於控制器來說，提頻就是怎麼花更少的錢干更多的活，畢竟真要不計成本，用一顆i7-6700k來做控制器，逐周期控制應該是能管到幾十MHz的。

提高效率的話，無非就是提高輕載效率、最大效率點追蹤、多模式混合控制等老套路了，這裡就不再贅述。一個比較開腦洞的方法是把現在的進化演算法應用到變換器的工作過程，讓變換器在工作的過程中自己去尋找最優效率點。

我要說的就這麼多，其他的可以一起討論，一起提高。

謝邀請，先講幾個有空更新吧。

寫一些目前全集成IC的情況吧。提高功率密度的方法，主要是1) 提高頻率，2) 提高電感電容的質量，3) 從拓撲上減少各種損耗等。

Inductive Converter:

[Huang 2012 A-SSCC / 2013 JSSC] [Huang 2013 ISSCC /JSSC] 採用bond-wire做inductor，相比較採用片上的繞線電感，可以有效提高Q值。可以在開關頻率100MHz的情況下，獲得10W/mm^2的功率密度和84%左右的效率。當然這裡由於bond-wire沒有算進去，所以密度顯得非常大。還有此時開關頻率已經到100MHz了，輸入端需要加非常大的片上電容，來處理輸入電感上的di/dt的問題，因此需要大量的面積。

待更新。。Intel的FIVR，最近看到是發在APEC 2015上的，這個work似乎是被VLSIC 2015拒掉轉投過去的。

Capacitive Converter:

[Anderson 2014 ISSCC] [Anderson 2015 ISSCC] 採用Deep-trench capacitor，工藝用的是非常好的IBM 32nm SOI。應該是在ETH附近的那個IBM research center合作的吧。我跟他交流過，第一篇的時候可以有200nF/mm^2的密度，第二篇竟然達到了驚人的400nF/mm^2的密度，同時還可以承受6.3V左右的耐壓。於是在這兩個工作均取得了10W/mm^2的功率密度。

[Jiang 2015 ISSCC] 用了減法式的開關拓撲，可以大幅減少寄生電容的損耗，在50MHz的頻率下，可以提高大約10%的效率。

[Schaef 2015 ISSCC] 用PCB trace做inductor的resonant SC converter.待更新。。

水冷 &> 結構+電路板設計（含平面變壓器）&>拓撲 &> 器件選型（GaN，SiC，高集成模塊） &> 高頻化

1. 電動汽車電機驅動每升上6kw很輕鬆，水冷和合理的水道設計很關鍵

2. 拆過不少機器，優秀的機器在你拆開的一瞬間就可以感受到，那精雕細琢的結構設計，有的你連一顆m4的螺絲都掉不進去，pcb設計就更不用說了，有時候0603換0402就能省不少地方，高密度的平面變壓器也歸為此類吧

3. 逆變器，三電平比兩電平，電感大概能少30%

4. 提高效率，工作溫度的寬禁帶開關

5. 說實話自己不太喜歡高頻化，可能是因為自己一直是做中大功率的吧，總覺得EMI是個坎兒，弄不好還得加入額外的濾波器，中斷時間太短，複雜的控制實現代碼難寫，效率也不好提升，但的確能把電感，電容量降低.... 幾十千瓦的，自己最高也就做到過30k～35k

答主也在從事相關研究，簡單說一下想法吧。

1. 首先不同的應用會有不同的要求，單相的和三相的會有很大不同，大電流和小電流的側重點不同，但無論是哪種，選擇合適的拓撲是很重要的，這時候就需要綜合考慮功率解耦，chip area，器件利用率等問題了。

2. 提高頻率一定是很重要地的，但是能提高到什麼程度就不一定了。有時候是受散熱限制，有時候會受到EMI濾波器的限制，還有受控制器能力的限制，還有對特定負載也會有不同。比如對電機，開關頻率很難特別高，不然就需要在電機和逆變器之間加電感，反而會增大體積，有一個trade-off在裡面。

3. 散熱器的設計。這點學PE的人考慮的相對少一些，但是實際上影響非常大。比如Google LB的冠軍，用的是蜂窩散熱器，本人沒有研究，但是聽Pilawa提到過，說這種散熱器比一般的要輕，同樣體積下散熱效果要好不少。當然新的散熱材料也很關鍵，Kolar做過一些研究，有興趣的可以去IEEE上搜。

4. 調製對功率密度影響其事也很大，最簡單的來說，對效率有影響，對EMI有影響。

5. Magnetics的設計。Core材料的選取，core幾何形狀和wire的設計，能不能集成，core loss和winding loss什麼的。

所以要設計一台高功率密度的系統，上面每一個環節都得考慮，且往往是互相矛盾的，優化很重要，這點Kolar大神又有不少paper，我也是看著他的paper邊學邊做項目，雖然最後採用的設計方法有很大不同，但是看他的paper真是能學到很多。

這個問題過於牛逼了，懇求大牛指點一下。人在外地，手機先胡亂答一下。

提高power density，有兩條路：1、提高效率，這樣loss在更高power情況下也不會增長太多；2、減小體積。

我們先看減小體積，如問主所說，提高頻率是最直接有效的手段。拜device廠商所賜，現在GaN、SiC器件都出來了，EPC廠的GaN器件相對於Si來說體積更小，Gate charge，Coss也更小，這樣在高頻情況switch loss更小了，所以switch方面，對高頻做好了準備。

對於電感來說，optimum design顯得更加重要了。要提高power density，planar magentics design很有必要了。planar有兩條路可走：air core和磁性材料core。air core就考慮skin depth然後計算ac resistance。spiral、solenoid、toiroid算是三種常見結構[1]，其ac resistance已有計算公式[2][3]。說到磁性材料，這裡學問大了。我畢竟不是磁性做材料的人，不過看到各類廠商針對小於5MHz頻率範圍推出了ferrite材料，具體core loss和Bsat根據公式算唄，然後用模擬軟體驗證一下。在5-10MHz，mit的Perreault組已經分析計算了各種材料的core loss，可以關注一下[4]。

在高頻下zero voltage switching很多時候是必要的，這時候拓撲結構就很重要了。topology是最看功力的，這方面我是很挫的，求大神針對isolation和non-isolation的各類topology分別點評一下，謝謝！

關於控制，soft switching的閉環control我現在一臉茫然，我估計不會太容易，否則企業要不然也不太喜歡soft switch，因為控制複雜。

謝謝！

Reference

[1] Mehrdad Biglarbegian, Neel Shah, Iman Mazhari, Johan Enslin, Babak Parkhideh, "Design and evaluation of high current PCB embedded inductor for high frequency inverters", Applied Power Electronics Conference and Exposition (APEC) 2016 IEEE, pp. 2998-3003, 2016.

[2] P. Kamby, A. Knott, and M. a E. Andersen, 「Printed circuit board integrated toroidal radio frequency inductors,」 IECON Proc. (Industrial Electron. Conf., pp. 680–684, 2012.

[3] M. Madsen, A. Knott, M. a. E. Andersen, and A. P. Mynster, 「Printed circuit board embedded inductors for very high frequency Switch-Mode Power Supplies,」 2013 IEEE ECCE Asia Downunder, pp. 1071–1078, Jun. 2013.

[4] A. J. Hanson, J. Belk, S. Lim, C. R. Sullivan, and D. J. Perreault, "Measurements and performance factor comparisons of magnetic materials at high frequency," IEEE Transactions on Power Electronics, 2016.

答完了才發現問題描述，太長了不看了。答案也不刪了，畢竟好容易答次題。求摺疊。

說說大功率的，體積和重量主要在散熱器電感母排上。散熱器主要熱源是開關器件開關損耗，電感主要是開關頻率和諧波，母排是分布參數和電流等級。

所以提升功率密度來講，1.低開關損耗器件，如SiC基器件。2.提高散熱器散熱功率，如用水冷，液氮之類的強迫冷卻方式。3.充分考慮利用開關頻率和開關損耗之間關係，取最優值，在散熱增加不大情況下增加開關頻率。4.選雜散小的母排。

總之，這是一個最優化問題，拿公式算一下就行。

1. Core loss：用air core，然後不要考慮散熱，可以直接push到焊錫融化，而且溫度越高radiation越好

2. 器件的封裝：gan的一些器件（EPC，GaN sys，各種startup）封裝已經很不錯了；Si更是應有盡有

3. isolated gate drive：用 air core transformer做isolation

4.emi：conductive emi的標準只到30MHz，switch高於30MHz就OK。radiative emi可以外面做個金屬盒子做faraday shield。另外還有ism bands可以選擇。

電力電子設備的功率密度其實核心是發熱和散熱問題。發熱與功率器件有關，這個只能等半導體工藝慢慢發展。散熱是一個物理問題，材料其實已經有很多了。核心是你願意花多少錢，你的客戶願意花多少錢。

散熱技術

1 高頻化

2 使用寬禁帶器件，新型高溫功率半導體

3 模塊化封裝技術

沒人提器件嗎？

瀉藥。

我提名一個方向，封裝的高密度化。

1. 硅器件晶圓級別的集成

2. 器件布局的三維化

舉例來說，vicor家的BCM系列模塊領先業界5年以上啊