最讓你印象深刻的模擬電路是什麼電路？這個結構巧妙在哪兒？

12-27

Sigma-Delta ADC。

這是成功將方法論擴展的一個典型例子。

一般的ADC模數轉換器，比如Flash，Pipeline，SAR(Successive approximation converter)等等，其原理都是直接測量。

簡單的比方吧！測量長度。

比如你面前有一根繩子，你不知道它的長度，那麼最簡單的方法，就是拿一把有精確標註的尺子來量。接著，你會發現，這把尺子必須要滿足一些條件才可以讓你成功。比如，這把尺子必須比你要量的繩子長度長（Input range之內），而且，比如你需要測量繩子長度值精確到mm，你這把尺子也需要這樣精確的標尺。一把精確到cm的尺子對於你來說是不合要求的。……說到這裡，大家應該可以清楚的發現，這就是最基本的Flash ADC.

接著，你可能會想，要是我的尺子沒有那麼精確的刻度，我能測量到mm量級嗎？

繼續舉例子：

繩子的長度不知道（大概是0.7m吧！）我只有一把1m長的尺子。而且呢，有個特別的地方，就是這是一把軟尺：

因此，這把尺子是可以摺疊的。

好了，我們用這把尺子開始測量一段不知道長度的繩子。

首先，我們先把尺子對摺，我們就得到了0.5m的精確量度。拿這個0.5m的尺子去跟繩子比較。好了，現在發現繩子比0.5m要長，我們就在繩子的0.5m處做個記號（或是記做1）。這時候，我們有兩種選擇：

1. 繼續摺疊尺子，我們可以得到0.25m長的精確長度。然後拿0.25m長的尺子和剩下來的繩子（原長減去0.5m，比如0.7m的繩子還剩下0.2m）做比較，我們發現0.25m的尺子比剩下來的繩子長（記做0）。然後繼續對摺尺子，得到0.125m。用0.125m去跟繩子比較，發現0.125m比繩子短（記做0），那麼在繩子的0.125m（也就是0.625m處）做個記號。……不斷的重複這個過程。最後的結果，就是0.5*1+0.25*0+0.125*1+……

這也就是所謂的SAR ADC。Input不變，不斷改變reference的測量方法。

2. 我們還可以不改變reference，也就是一直拿繩子跟0.5m做比較。0.7m長的繩子，第一次比較之後，還剩下0.2m。然後，我們把這個residue放大一倍，也就是Pipeline ADC裡面的精確乘二電路。繩子乘二的辦法，可以人為的從旁邊的繩子上截取一截一樣長的，或者任何別的方法。接著，拿放大過的0.4m跟0.5m的reference比較，發現沒有0.5m長（記做0）。然後再接著放大……一直重複。最後的結果，跟上面的結果一樣，0.5*1+0.25*0+0.125*1+……

這就是所謂的Pipeline ADC，或者是Subranging ADC，不改變reference，只對input進行處理。

至於Integrating ADC，差不多就是拿個1cm的尺子，然後反覆在繩子上一段段的標記，最後得到的精度，肯定也是1cm。

說了這麼多，其實還是為了解釋Sigma-Delta。別人都是直截了當的給出結果，Sigma-Delta卻不是這樣的。它是一種方法論上的創新。

這裡我沒法再繼續用長度了……抱歉，我需要測量一塊石頭的重量。前面的尺子全部改成天平的砝碼就好，大家就當做課外作業了哈！^_^

Sigma-Delta就是一片幽靜的封閉的池塘（Feedback Loop），然後你隨手就把石頭扔到池塘裡面去了……

隨著「噗通」一聲，石頭掉進池塘，水面上自然而然會出現對應的漣漪。一塊一百斤的石頭，和一塊一斤重的石頭，呈現出來的波紋明顯不一樣。

大石頭濺起了一米高的水花，過了好久，水花才逐漸消散。
小石頭產生的水花只有一點點，很快就被池塘的「內力」平息了。

一定時間內，水花濺起的高度的平均值，就是能夠用來間接測量石頭重量的關鍵數值。比如，我們已知50斤的石頭可以濺起0.5m高的水花，那麼能夠濺起1m高的水花的石頭，應該就是100斤的。那麼濺起0.01m高的水花，這個石頭則是一斤重的。

上面說到的這個池塘，有幾個必要的條件：

1.池塘不能太小：池塘要是只有一個小水缸大小，那一塊大點的石頭就把它弄壞了……比如著名的司馬光先生干過的事情……

2. 池塘相對於石頭來說不能太大。一塊小石頭扔到海里，呵呵……

（Dead zones are a result of finite opamp gain gain in Sigma Delta Modulators. The reason that dead zones occur is because the opamp is not able to completely transfer the charge from the sampling capacitor to the integrating capacitor.
The effect of dead zones actually results in a certain "minimum" input being present at the Modulator before it can generate a LSB so as to say.）

3.池塘必須是封閉的系統。要是還有小溪跟這個池塘連著，那麼水波就會被小溪干擾，因此，Sigma-Delta重要的一環——integration，就沒有辦法保證準確度了。

不知道大家發現沒有，為了測量平均值，我得蹲在池塘邊上守著。隨便瞟一眼還真不行！

在一個PWM（Pulse-width modulation (PWM), or pulse-duration modulation (PDM)）的Sigma-Delta中，我們要以OSR（Oversampling Rate）那麼多的時間為代價，比如Flash ADC只需要一個sampling cycle （1MHz就是1us），如果OSR是128，則為了得到一個平均值，你得蹲128us才能得到一個需要的值。（這個過程是在後續的Decimation Filter裡面完成的）

以間接的觀察閉環系統對input的反應為度量標準，以時間上的犧牲換取極高的精度，這大概就是Sigma-Delta最最精妙之處了吧！

###################################

想了很久，over sampling可以用上面的解釋，就是多sample，自然得到的結果會好一些。畢竟，我們還是依然假設quantization noise是white noise。
但是，這個精妙中的精妙noise sharping，實在是很難解釋。

實在找不到可以類比的事物，我就先講故事吧！

去年我去巴塞羅那旅遊，簡直在反覆被高迪的天才所擊打。其中，印象最深的就是，那座宏偉的聖家堂。在沒有CAD，沒有各種複雜的計算模型可用的時代，高迪是如何建造那麼高大的建築並且保證建築符合重力學原理呢？

秘訣在於上面的「懸鏈模型」。

「上圖即為高迪的聖家族大教堂懸鏈拱模型，按照支座情況、近似模擬矢高條件做一個懸鏈模型，倒掛在天花板上。在地板上放一面鏡子，鏡子里看到的，就是大教堂的最佳拱軸線，也就是大教堂的結構合理造型。壯麗無比的聖家族大教堂，竟然是用這種巧妙的方式做的結構概念設計，讓人禁不住要說一聲 Eureka！（作者：豬小寶鏈接：橋樑是不是都是凸起，而沒有凹下去的？ - 豬小寶的回答)」

東扯西拉這麼多，我只是想告訴大家：有時候，把某個熟悉的東西倒過來，常常可以得到令人意想不到的奇妙。

藍色的線，是大家熟悉的opamp的TF，紅色的線，就是把藍色的線相對x軸mirror過來的。

如果仔細看看sigma-delta:

source: 「Understanding Delta-Sigma Data Converters「， Richard Schreier, Gabor C. Temes, John Wiley Sons, 2005.

所以，很容易得到幾個傳輸函數（下圖裡，integrator是理想的）：

輸出基本上包含了所有的input，還有一部分的noise。如果前後兩個周期的noise相等，E(z)這一項就可以無限趨近於0了。或者，我們不要這麼複雜的公式，把情況簡化再簡化。比如，就假設loop gain是A(s)好了，根據feedback loop的公式，從input到output，close loop transfer function便是：
$H(s)=frac{A(s)}{1-A(s)}$
(參考作者的這篇講feedback之buffer的：)
對於quantization noise，loop gain是一樣的，唯一的區別，就是它的feed-forward 變成了1，而A(s)其實就是它的F(s).
$H(s)=frac{1}{1-A(s)}$
因此，一個很大很大的A(s)，對於noise的抑制作用，真的是非常顯著的。

不過，這個世界上，哪有什麼理想的integrator呢？integrator裡面的opamp，肯定是有著一定的gain的。
考慮finite gain,則有leaky integrator:p=1-1/A, NTF(s)=1-pz^(-1)=1-(1-1/A)z^(-1)=(1-A(1-z))/(Az).注意，A在分母，A越大，就是opamp越理想，NTF越趨近於理想的1-z^(-1)

對我而言，絕對是Paul R. Gray經典的bootstrap，沒有之一，簡直讓人拍案叫絕。

電路用在各種ADC之前的Sample電路，可以讓ADC實現rail to rail的input，sample電路的工作電壓超過Vdd，極大的減少了了setting time，而且幾乎沒有reliability的問題。電路里沒有任何一個器件是可以被減少或者改變位置的。此電路直接使得ADC的發展往前躍進了一大步，現在已經幾乎成為除ΔΣ之外各種ADC的標配，成為歷史上最經典的模擬電路之一。當然，電路原理一眼看去也不是很好理解。
工作波形看著都讓人舒服：

這是一個漂亮的電流源。輸入『任意』電流。（引號的意思是，合理大小的任意電流值），輸出都大約會是2*ln8*Vt/R

很神奇，不是嗎~

有空再補一個簡單的乘法器……

哈哈我來先說一個： SAR-ADC

逐次逼近寄存器式模數轉換器

結構：

例子來自 Maxim

工作原理如下：
每個時鐘沿，比較器對電容上的電壓和地作比較，由此結果來決定下一個電容是否接入電路。

電容端電壓變化

實質上就是用二分法來逼近個未知電壓。

高級版：

differential mode！

看起來就賞心悅目, 比起delta-sigma更加efficient

嗯先這樣

NE555定時電路，可以工作在單穩態，雙穩態，無穩態，可以拿來干好多事。

要我說就是constant-gm和bandgap

惠斯登電橋和全橋整流也是很優雅的設計啊，雖然不那麼高大上

沒人想說說35定時器么？

個人非常喜歡那些實現起來非常簡單，性能卻相當好的電路。

1. switch cap 的CMFB

僅僅4個電容加6個開關就實現了CMFB，非常簡潔，且幾乎不會影響OPAM本身像output swing，gain之類的spec，非常高效。2. Data Weighted Averaging

基本思想是快速遍歷DAC中的每一個電流元從而減少電流元mismatch對ADC信噪比的影響，僅僅通過幾個簡單的數電模塊就實現對電流元mismatch的first order noise shaping，非常巧妙。

本科那會兒對我影響最深的就是萬能的H橋電路，驅動電機正反轉，妥妥的好用而且實惠，買一塊驅動晶元的錢夠自己搭十個橋了。而且用市場上最常見的三極體就能搞定，功率稍大的，換成MOS管就行了。手機碼字，無圖，順手百度了一個。

個人認為今年的isscc上就有一篇非常漂亮的10.5MHz relaxation振蕩器，如圖。

用本身的時鐘做chopping改善flicker noise，抵消offset；swing booster的高通行為使時鐘信號上升沿變陡，一定程度抑制了雜訊電壓與抖動的轉換。

做的改進並未面目全非，比較巧妙。

Reference：
Junghyup Lee et al., "A 1.4V 10.5MHz Swing-Boosted Differential Relaxation Oscillator with 162.1 dBc/Hz FOM and 9.86ps_rms Periodic Jitter in 0.18um CMOS", ISSCC Dig. Tech Papers, pp. 106-107, Feb. 2016.

1. Switch cap 類型的電路，把連續時間模擬信號轉換為離散時間模擬信號，以稍高功耗的代價保證了信號的質量，使模擬信號不再那麼脆弱。
2. Sigma-delta ADC, 把幅度信息在時域進行量化，實現了量化時信號域的轉換。
3. Dynamic logic, 低功耗。

模擬計算機

最近看到一個用模擬電路實現的感測器陣列的向量歸一化（Euclidian Vector Normalizer），感覺很巧妙。

有i個模擬量（電流），對應i個相同的支路，Ixi為輸入，Iwi為輸出。通過這個電路，每一個輸入都被所有輸入組成的向量的模歸一化。

Reference：P. C. Huang and J. M. Rabaey, "A Bio-Inspired Analog Gas Sensing Front End," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 64, no. 9, pp. 2611-2623, Sept. 2017. doi: 10.1109/TCSI.2017.2697945

差分對，作為整個模擬電路大廈的基石。
不需要解釋。

大家都說些厲害的，其實我覺得第一次接觸電子做的呼吸燈其實也挺有趣的。
通過兩個電容交替的充放電實現三極體交替驅動LED超簡單卻十分有趣的電路不是嗎？

集成運算放大器中的多路電流源
確定好參考電流Iref後，在各支路便可通過串入不同阻值電阻，得到不同數值的輸出電流，很精緻的一個電路。

翻這麼久只有一個人正面提一句Delta-Sigma的原因是這不算模擬么。只能作為AD/DA是一種stereotype事實上Delta-Sigma也可以全模擬作為ClassD性能極好。

另外還有一個Universal Class D
A Universal Grammar of Class D Amplification - Hypex

還有一個值得講的是全模擬等效採樣示波器，六十年代HP的產品後級1MHz的帶寬可以做到上十GHz的輸入帶寬。

cascode

襯底驅動比較器。覺得在低於閾值電壓下工作的標準工藝cmos是不可能的，然後就被刷新了。然後就是上邊說過的橋式整流結構，升級版的gate couple