各個廠商實現同樣級別的製程工藝技術所用方式相同嗎？類似於 90 到 65 到 45 到 32的技術演進路線是人為規定的嗎？

11-29

Semiconductor processes manufacturing

10 μm — 1971 3 μm — 1975 1.5 μm — 1982 1 μm — 1985 800 nm — 1989 600 nm — 1994 350 nm — 1995 250 nm — 1997 180 nm — 1999 130 nm — 2002 90 nm — 2004 65 nm — 2006 45 nm — 2008 32 nm — 2010 22 nm — 2012 14 nm — est. 2014 10 nm — est. 2016 7 nm — est. 2018 5 nm — est. 2020

說到半導體工藝尺寸的演進，不可不提ITRS（International Technology Roadmap for Semiconductors）。ITRS會制定未來10-15年的半導體工藝尺寸演進路線圖，供產業參考。ITRS的報告每年發布一次。各廠商自己的路線圖可能會以ITRS的路線圖為參考。我記得曾經看到過TSMC在介紹自己的製程路線圖時，以ITRS為benchmark，說自己領先ITRS的路線圖一到兩年。

而0.714，其實是根號2的倒數。每代乘以二分之根號二，代表在晶體管數目不變的情況，晶元面積減小了一半。是不是聽起來有點熟？摩爾定律（雖然我不是非常肯定）。

而65nm、45nm、32nm這些尺寸的意義，是指gate length，就是poly能夠做到的最小寬度。Intel的22nm，也因為這個原因在某些人那裡已經成了一個笑話（The Intel Nanometre）。

另外再補充一下，在標準的technology node之外，有些technology node還有shrink的version。比如說我就做過0.14微米，它是0.18微米的80%shrink；還有40nm，即45nm的90%shrink。

你可以理解為品牌名字。
當年node=gate length。後來有時約等於metal1的最小線寬，有時約等於有效gate length。而更多的時候什麼都不等於。就是一代產品的名字。

Intel的gate length是有效長度，即設計的gate length（drawn length）減去源極、漏極附近depletion region的長度。隨著最近工藝尺寸的縮小，工藝節點名稱所定義的標準也越來越模糊。 IEEE Spectrum有一篇不錯的文章：The Status of Moore"s Law: It"s Complicated。節點名稱（比如22納米）已經不能對應器件中某個部分的尺寸了。