深空探測如何解決空間輻射問題？

11-29

本題已收錄至知乎圓桌 ? 空間技術揭秘，更多與空間技術、航天工程的問題歡迎關注討論。

謝邀。
空間輻射防護方面我知道些零星的皮毛，嘗試回答一下。

航天器由空間輻射環境造成的故障中，充放電造成的比例是70%，輻射損傷和粒子翻轉占的比例相對較小。而低地球軌道不考慮充放電，所以題主說的深空探測，主要就是考慮充放電，以及輻射損傷和單粒子翻轉。

先說充放電。宇宙空間中充滿了等離子體，比如太陽風、地球磁層等等，等離子體帶電荷，又是良好導體，因此就會與航天器相互作用，使得航天器表面充放電，或者太陽能帆板供電泄露，甚至出現弧光放電等等。具體來說，帶電粒子與航天器相互作用時，使得電荷在航天器表面積累，航天器局部出現電壓，電壓如果超過特定的閾值，就會引起非預期的放電，可能導致設備故障甚至損壞。
對空間充放電的防護措施，首先是任務層面的，然後才是技術層面的。

先對任務進行分析，對飛行區域進行建模，研究是否有產生空間充放電效應的可能
對航天器進行分析，定位敏感部組件
如果可能，優化飛行程序，走安全的軌道
航天器外面包裹導電的鋁箔，讓充放電都沿著鋁箔進行；內部敏感元器件裝到法拉第籠子里

所以，我們看到的衛星、探測器，常常是金光閃閃的，那是為了防範空間充放電而包裹上的鋁箔。當然，鋁箔還有別的用處，比如用來做被動的隔熱。

再說輻射損傷。主要是空間環境高能射線（例如宇宙射線）中能量較高的質子、氦核等原子核，與航天器物質的發生反應。比如高能粒子可以敲掉航天器材料的化學鍵，改變材料特性，或者直接與航天器物質發生原子核反應，引起核嬗變（從一種原子核變成另一種原子核，比如氮14被高能氦核砸一下，變成放射性的氧17以及一個質子）。
輻射損傷的防護就是用屏蔽層。一般來說，原子序數高的材料屏蔽效果好。而屏蔽層越厚，高能粒子穿透屏蔽層的幾率越小。

最後說單粒子翻轉。我們都知道，集成電路中的存儲器靠電荷數來存儲布爾數或者整數。當宇宙射線或者其他高能粒子穿透了航天器的外層材料，恰好打中集成電路的敏感區域，有可能造成電荷數錯誤，進而導致數字電路出錯。這種故障和上面兩種不一樣，上面的故障是永久性的，而這裡的單粒子翻轉更像是軟體的Bug. 讀出速度越快、存儲電荷深度越小的器件對這種錯誤越是脆弱。而且這種錯誤是偶發的，對一個器件同時發生兩次事例的幾率幾乎可以忽略。因此，防範單粒子翻轉的方法就是優化電路設計，比如加入校驗、降低讀出速度、增加深度（類似數碼相機的CMOS，像素越大信噪比越好）等等。

綜上所述，空間輻射防護有成熟的技術。要素是：1、對輻射環境建模；2、定位輻射過程和敏感部件；3、設計防護方法。
但不管是增加鋁箔、法拉第籠子、屏蔽層，還是使用抗單粒子翻轉的電路，都是要增加成本的（航天器體積越做越大、重量增加）。所以最終的效果是成本增加、風險下降，所以最後也是一筆投入產出的賬。

充電效應包括表面和深層充放電，對應電荷累積在表面或內部，表面充電現象儘管發生非常頻繁，單對於目前深空探測，如月球探測的影響並不顯著，即使飛船表面電位達到負數千V，飛船由此引發的故障並不普遍。深層充放電通常發生在大的地磁暴發生的時候，可能使得衛星失效，且多是大量高能電子注入導致的，所以高能電子也被稱為殺手電筒子，對電介質的電導率及其厚度，以及屏蔽層的厚度都有關係，並不是越厚越好，設計時要通盤考慮到發射時間(太陽活動)，成本，或規避措施等。
輻射損傷是長期累積效應，通過加厚屏蔽層可以較為有效的克服。
目前最普遍的故障因素主要是單粒子效應。這種效應除了較為輕微的翻轉現象外，還有栓鎖，燒毀，擊穿等較為嚴重的不可恢復現象。隨著目前技術的發展，質子誘發的單粒子效應，在地球空間範圍內已經得到較好的防護效果，而目前深空探測的對象尚未延伸到具比地球輻射帶粒子輻射更強的行星，所以在目前技術水平下，單粒子效應多由宇宙線等高能重離子誘發，而且太陽活動低年，隨著太陽磁場屏蔽的減弱，進入太陽系的銀河宇宙線粒子增多，單粒子效應反而更普遍一些，這類現象通過加厚屏蔽層無法有效防護，是一種隨機現象，但是好在嚴重事件幾率非常非常低，簡單的翻轉現象是可以恢復的。
因此，設計時，還需要考慮發射的時段、經歷的空間環境、目標的空間環境等，不同的時空範圍，粒子輻射環境特徵不同，需要區分。

知乎抖了這麼久機靈，難得能夠靜下心來縷縷自己學的東西來回答。請允許我從下面幾個方向回答該問題（正式臉）：
一、關於空間輻射環境
空間輻射環境是不包括航天器在內的自然空間環境；空間輻射環境產生電離化的電離輻射和高能帶電粒子，前者來自太陽（紫外線、x射線等），後者來自太陽耀斑（主要是質子），以及地球輻射帶。目前我們粗略地把空間輻射環境分為兩大類：
1）地球輻射帶：由美國學者范?愛倫(Van Allen)根據美國第一顆人造地球衛星（探險者1號）的空間粒子探測器探測結果而發現的，因此我們也叫它范愛倫輻射帶，其後被證明這個帶是由於帶電粒子被地球的地磁場捕獲而形成的。其粒子分布如下圖所示：

其中的質子，電子以及重離子都會使得航天器中的半導體器件發生失效（正常工作受到影響）
2）宇宙射線：主要包括銀河宇宙射線（與大氣層發生相互作用的宇宙射線，包含質子（84.3%）、α粒子（14.4%）和其它重離子核（1.3%））和太陽宇宙射線（主要成分是高能質子，也包含少量的（5-10%）α粒子、重離子和電子）

二、為什麼這些亂七八糟的粒子會使得航天器件失效
質子：是空間輻射中最主要的輻射成分，質子入射器件材料內部時，通過盧瑟福散射（高中應該都學過），將能量傳遞給材料，引起原子電離或位移。高能，例如大於1MeV的質子，可有173KeV的能量傳遞給被橦原子，由於大於質子引起Si（半導體器件重要構成元素）原子位移的閾值能量，此時可以引起Si原子位移。
α粒子：穿透能力弱，電離本領強，與原子核發生彈性碰撞，α粒子損失能量，而原子核獲得動能發生反衝，引起晶格原子位移形成缺陷，即引起輻射損傷。
電子：高能電子同物質相互作用，同α粒子類似，都因使帶電粒子，會有盧瑟福散射作用。當同半導體相互作用時，同α粒子一樣使半導體材料的原子電離，而產生自由電荷，例如電子空穴對。
重離子：比α粒子重的離子，包括原子序數為1~92的所有元素的離子，特點是帶的能量特別高，通過半導體時同半導體相互作用，產生強烈電離，很難屏蔽。

題外話：寫了一堆的器件損傷機理又刪掉了，畢竟題中問的是如何解決而不是如何分析損傷機理，研讀了上面幾位前輩寫的回答，努力做一些補充吧。接下來從不同的器件類型方向來說下解決方法。

三、硅半導體器件的輻射加固
到今天為止，CMOS已發展到納米級極大規模（ULSI）水平，在集成電路中佔據絕對優勢。但是，一些特殊領域，包括SiGe微波集成電路及電源領域中的BiCMOS工藝，還是離不開Si及SiGe的雙極器件。所以我們先說Si雙極器件的加固：
現代的雙極晶體管及電路的主要總劑量損傷機理已經較好地建立起來。電流增益的退化主要是由輻射感生的過剩基極電流引起的，這一電流是由覆蓋在基極-發射極上的側牆氧化物正電荷產生的。場氧化物同低電場共同存在的特殊性質，是低劑量率輻照比高劑量率輻照有更嚴重退化的原因。同樣，這一機理也產生雙極工藝加固的方法。向下按比例變化將提高耐輻射能力，同時可以用加固側牆氧化物，即用接近Si-SiO2界面的氮氧化物來進行加固。SiGe BJT同加固的SiBJT相比，有更好的耐輻射能力及競爭力。這些器件未發現有低劑量率效應，適合於微波及RF應用。
MOSFET的加固方法：
從工藝上來考慮：提高柵SiO2質量，減小輻射產生的空穴陷阱密度及新生的界面態密度。例如採用優化的柵SiO2生長方法，包括優化氧化氣氛、生長溫度及時間，氧化後的退火氣氛、溫度及時間等。選擇優良的終端厚介質的製備方法、提高終端厚介質的質量。採用複合柵介質，例如氮化硅加氧化硅，或CVD氧化硅加熱氧化硅，也可以提高耐總劑量電離輻射的能力。
從器件設計上來考慮：對縱向結構進行精心設計，合理選擇柵SiO2厚度及終端厚介質的厚度。對終端截止環及場板的設計進行優化。

四、Ⅲ-Ⅴ族化合物器件加固
GaAs以及有關的Ⅲ-Ⅴ族化合物的晶體管，包括MESFET、HEMT以及HBT，由於具有優良的高頻特性，因而非常適合於高速數字以及微波/毫米波的應用。優良的工作頻率特性結合低的高頻雜訊和功耗，已用來發展衛星及其它的通信系統。
GaAs MESFET器件加固：利用均勻的摻雜外延層可以得到顯著加固能力。另一種方法，是採用襯底接觸工藝來控制半絕緣襯底的狀態，這種方法是在器件溝道下面做背面金屬化。
HEMT器件加固：加入SiO2的非柵區表面鈍化層。

困屁，明天接著補光電器件和硅集成電路的加固QAQ
分割線~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
沒想到寫的東西竟然會有人看，感動，今天狀態比較好，多寫一點QAQ
五、光電器件的輻射加固
半導體光電子器件具有大的工作帶寬以及高的工作速度，抗電磁干擾能力強並具有高的穩定性，低功耗及低價格，最重要的還有重量輕。由於GaAs及相關的Ⅲ-Ⅴ族化合物具有直接帶隙，因此它們的光電子器件可以得到高的量子效率，，這使得它們適用於700-1600nm的寬波長範圍，其中在1300nm工作的光電子器件特別適用於光纖光學，而對應的單模光纖也具有最好的輻射加固性能，因而適合於空間應用。本部分先從發光二極體，就是LED開始說：
（a）LED
LED多為一個異質結的pn二極體。在LED上加一正向偏壓，降低n區同p區之間的勢壘，產生少子注入。電子從n到p，空穴從p到n，在p-n結附近數微米內在P區及n區內均有電子同空穴的複合，同時產生自發輻射—發光。嗯，一個簡短的LED工作原理介紹。
經過在地面上的實驗證明：同質結LED，由於發光區較寬（p-n結附近5-10μm ）,中子輻照後產生陷阱多，抗輻射能力比較弱；但是呢~雙異質結LED，發光區僅為1.5μm，中子輻照影響較小，因而抗輻射能力有所提高；還有咧~量子阱LED，發光區由極薄量子阱厚度（100nm）決定，其抗輻射能力更大大提高，所以當然要優先選取抗輻射能力比較強的器件啦~~~
（b）激光器
激光器是以發射高亮度光波為特徵的相干光源，是一種光頻振蕩器，種類很多，著重說半導體激光器。半導體激光器的結構類似於LED，同LED的自發輻射產生較寬光譜光不同，激光器的光由受激輻射產生，其光譜窄，相位一致，有偏振方向，同時光的輸出功率大。、
激光器的輻射損傷效應和LED相似，輻射在半導體材料中造成缺陷，使非輻射複合壽命下降，從而使量子效率下降，閾值電流上升，造成缺陷。經過地面上的實驗證明，在較高的偏壓下工作時，會加強半導體激光器的抗輻射能力~
六，體硅集成電路的輻射加固
當今，Si集成電路仍然是微電子領域中的主角，它們在國民經濟及國防軍工中有著廣泛的應用。在反映一個國家國力的航天及戰略武器的應用中，它們更起著重要的作用。為了適應航天及戰略武器的苛刻輻射應用環境，保證衛星等飛行器及戰略武器的安全工作，必須對它們的輻射效應及加固技術進行研究。本部分分為Si的雙極集成電路及體Si CMOS和SOI CMOS集成電路。
（a）Si的雙極集成電路
Si雙極集成電路構成的主要元件是Si雙極晶體管，因此晶體管的輻射加固是電路加固的基礎。
電路中各元件需要隔離，隔離方法對電路的輻射加固起重要作用，例如採用優良的介質隔離代替傳統的pn結隔離，對於瞬態劑量率輻射以及單粒子輻射都會起到較好的加固作用。介質隔離避免了寄生的pnpn結構，對於輻射引起的閂鎖效應可以起到抑制作用，從而增強電路工作的可靠性。
對於電離輻射效應，電路加固的重要措施是優化電路的鈍化層，使器件以及場區不因輻射引入的氧化物陷阱電荷和界面陷阱電荷導致多餘的漏電電流，或因表面複合速度增加而使器件的電流增益下降。
對於中子位移效應引起的晶體管電流增益減小，可以考慮採用晶體管電流增益冗餘以及自適應設計等技術。自適應電路可以在中子輻照電流下降時關閉，放大電路打開以使電路正常工作，而無輻照時自適應電路打開，放大電路關閉，電路也處於正常工作狀態。
（b）Si CMOS的加固
加固的重點是MOS器件的柵SiO2及場SiO2，即提高柵SiO2及場SiO2的質量，減少SiO2中輻射產生的空穴陷阱電荷密度及輻射產生的SiO2－Si界面態密度。從加固工藝上講，涉及因素複雜，包括硅氧化方式（濕氧，干氧，水汽氧化，高溫或低溫等），氧化前的處理（清潔處理，經過的工藝過程）和氧化後的退火過程（退火氣氛，溫度及時間），它們都對輻射加固特性均有影響。
柵SiO2厚度對MOS器件總劑量加固特性有明顯影響，柵SiO2厚度對MOS器件總劑量加固特性有明顯影響SiO2愈薄有愈好的抗總劑量輻射能力（Not及Nit少），但SiO2的減薄有多方面的約束，並非任意為之。
CMOS集成電路的加固相對複雜，牽涉工藝繁多，形成良好輻射加固的完整工藝所需代價較高。
（c）SOI CMOS的加固
和上面講到的Si CMOS 相比，SOI CMOS除具有更高的工作頻率、更高的可靠性以外,還具有優良的輻射加固特性,特別是具有更高的瞬態輻射加固特性及抗SEU特性。
原因:（1）器件間良好的介質隔離，防止了輻射引入的閂鎖效應等。
（2）器件無底面pn結， pn結面積大為減小,場區下體硅被埋氧化物隔開,總的輻射感生電流大為減小。
但是SOI工藝中也存在一些寄生結構，在輻射環境下產生的寄生效應，在很一定程度上抵消了SOI工藝的優點。必須針對這些輻射效應，研究降低它們的方法，最終才能使SOI CMOS 達到較高的輻射加固水平和可靠性。
SOI MOS晶體管的寄生結構之一是寄生雙極晶體管，它的發射極為MOS管的源，集電極為MOS管的漏，而基極則為MOS管的體硅膜。雙極晶體管在輻射環境下可能被激勵，從而產生附加的輻射電流。
另一個寄生結構是寄生背柵MOS晶體管，這個寄生背柵MOS晶體管的柵極是襯底背面，柵絕緣體是埋SiO2。源和漏同頂柵MOS管是公共的。具體如下圖：

針對於上述的兩種寄生結構的損傷，我們也採取了一系列的加固措施：
譬如將Si注入到埋SiO2中，形成電子陷阱，這些電子陷阱被填充時，它們能抵消被俘獲的正電荷，從而使SiO2中總的凈正電荷減少並提高輻射加固能力。
還可以降低埋SiO2輻射感生電荷的另一個方法，是在形成SIMOX材料時採用多次離子注入及退火，實驗表明，它比單次注入形成埋SiO2的輻射感生退化小。
也可以利用器件結構設計技術得到減輕，一個典型的例子如下圖所示。下圖的源摻雜不完全穿透硅膜。當埋SiO2的輻射感生電荷使界面Si反型時，卻不能在源和漏之間形成背溝道，這樣便不至於造成頂柵MOS管漏電。

七.非乾貨部分
乾貨部分就寫這麼些了，因為不同的器件對於不同的粒子都有不同的損傷效應，都存在著不同的加固方法，上面挑了幾種器件，幾種粒子和幾種方法寫一寫。
其實關於空間中半導體器件輻射加固可能很多人都不了解，但是這真的是空間技術中非常重要的一環，師兄說十二五期間國家做輻射加固花了十五億，那麼我們現在在世界上是什麼水平呢？
上一張美帝的ASIC（一種為專門目的而設計的集成電路，軍用非常廣泛）：

2008年美帝的加固ASIC：

HX5000 ASIC 特性
Up to 1500萬門
核工作速度&> 500MHz
I/O 速度 500 MHz
全軍用溫度(-55C° - 125C°)
BGA 倒扣高可靠封裝

總的來說就是~集成度很高，抗輻射很強，適用溫度很廣。我國情況：今年上海某所花了1億左右出了一塊沒加固的asic。
以及美帝零八年做的1M的MRAM——一種非揮發性的磁性隨機存儲器。它擁有靜態隨機存儲器（SRAM）的高速讀取寫入能力，以及動態隨機存儲器（DRAM）的高集成度，而且基本上可以無限次地重複寫入，來自度娘百科。

今年中科院某所召開的內部會議來自上海航天某院總工的一句原話：「我們就眼巴巴地看著他們的衛星上一塊塊的MRAM。」來自中科院的答覆：「做MRAM不是說中科院幾個研究所合在一起就能做成，需要非常高的投入和很多的人才。」
以及美國的加固軍用CPU—— 16位的MIL-STD-1750 ISA，可抵抗的輻射劑量率大於&>十的十二次方rad(Si) /S，什麼概念，就是我們現在能知道的核武器和航天輻射環境這款基本都能適用。
剛刷圈看到NASA和棒子一起做出了能自我修復的抗輻射晶元，嗯，他們應該是和咱們一個星球的吧？
正能量：國家很重視，這幾年投入很大，中科院幾個研究所加上帝都雙雄，還有東北某逗逼學校（好像混進了什麼奇怪的東西）都在一起努力，引用我師兄的話：「我們的抗輻射很成體系了，幾十年後我們也能起來，美帝能扛1M輻射隨他啊，我們扛100K衛星還不是照樣工作，我們的衛星皮厚啊！」
八.寫給我的老師
很榮幸能成為中科院或許是國內第一批能夠接受《半導體器件輻射效應》這門課的學生，在此向我的老師，做出中國第一塊MOS器件的學者，劉忠立先生致敬。老爺子76高齡仍然會坐上班車每周來給我們上課，有的時候看到他步履蹣跚的樣子，真的很辛酸。
感謝老師能夠翻譯IMEC的教材讓國內對空間器件輻射有了逐步的了解。先生是黃昆大師的學生，1980年在德國多特蒙德大學留學的時候在世界上首次提出在CMOS器件裡面注氮，加固柵極這一技術，然而剛做出一點成果他就急著回來了，他說他那個年代出去留學的學生想的都是早點回來為國家做點事情，然後回來之後黃昆先生沒有讓他繼續做研究，而是去做了軍工項目，先生講到此處的時候我聽出了先生帶著戲謔的惋惜，更多的卻還是一種無怨無悔的堅定。
上面講的美帝做的幾種NB的抗輻射器件是honeywell公司的一位台灣籍華人做的，國內曾經去找過他希望能夠得到幫助或者合作，好吧我不點出這位大牛的名字，他拒絕接見了大陸的人，先生講到這裡的時候，更多是無奈吧。
我一直覺得一個國家一個民族是需要一批人的，老爺子古稀之年退休，又重新被返聘，一次次往返於各個軍工研究所審核著一個個國防973項目，我未曾去過中科院的兩彈一星紀念館，我也沒見過黃昆大師的真人，但是從先生身上我彷彿看到了那樣一代人的影子。
在此我很想引用朋友圈裡面一位航天部門工作的哈工大師兄的一條狀態來結束回答：
四十日如四百日；
大漠一望孤寂；
別胡楊黑水；
慶日返航；
只一事；
修整；
望。
祝劉老師身體永遠健康，祝所有在航天單位工作的師兄師姐一切順利，我國航天事業繁榮昌盛。

剛看到這個問題和我答過的一個問題很像，就搬運過來。談一下航天級數字晶元在設計階段，如何解決太空抗輻照問題。

本文著作權歸作者所有，轉載請聯繫作者獲得授權。長文不易，請手下留情！本文只談數字晶元設計，不談工藝。
--------------------------------------------------------------------------------------------------------------------
大家好，我是谷阿莫。。。不對，我是Forever snow。。。現在來講一個硅器晶元設計猿/媛們如何對付宇宙射線大魔王的故事。
在山的那邊，海的那邊，有一群以硅為生的硅器晶元設計猿/媛，他們尊上古時代的硅器大神摩爾為神祗，奉摩爾定律為圭臬，以製造太空硅器電子系統為己任，他們夜以繼日，他們夙興夜寐，他們宵衣旰食.…………不管形容詞和成語了，總之，你知道他們為此付出了很多就是了。

一、大魔王現身

阻止他們成功的就是宇宙射線大魔王，大魔王以高能質子、電子、中子、γ射線等為原材料，製造了宇宙射線、太陽耀斑、太陽風、Ｘ射線等大規模硅器殺傷性武器，對暴露在其「輻照」結界中的人類航天電子系統日夜不休地轟擊、轟擊、轟擊。

其結果就是想讓人類的電子系統出現異常、甚至失效，變成一個個毫無生命力的硅殼、金屬殼、陶瓷殼，總之，都變成殼。
當然，擁有大殺器的大魔王得逞了！
硅器晶元設計猿/媛懵逼了！但素，摩爾、諾伊思、基爾比、錢學森、芭芭拉不知道什麼大神等靈魂附體，在上古神靈的召喚下，晶元設計猿/媛成立了「抗輻照」大軍，期望突破大魔王的封鎖。

二、大魔王戰鬥力分析

大魔王麾下有主要兩大邪惡軍團：「總劑量TID」軍團，「單粒子」軍團。

1.「總劑量TID」軍團

戰鬥風格：剛勁勇猛；
作戰方式：擅長團戰，以指 γ 光子或高能離子為武器，轟擊硅器系統，使得在半導體材料中電離產生電子空穴對。電子空穴隨即發生複合、擴散和漂移，最終在氧化層中形成氧化物陷阱電荷或者在氧化層與半導體材料的界面處形成界面陷阱電荷, 使器件的電氣性能發生變化，甚至器件失效。

以上內容看不懂沒關係，總之，知道這句就可以了：TID邪惡軍團以強橫和持久的戰鬥力直接轟擊至半導體材料內部正負電荷失衡，最終喪失戰鬥力、退出戰場。

2、「單粒子」軍團

戰鬥風格：陰險狡猾；
作戰方式：刺客式小區域獨立作戰，旗下三大著名刺客「單粒子翻轉SEU」、"單粒子閂鎖SEL"、「單粒子燒毀SEB」，各有特點，分工明確。

單粒子軍團的作戰思想統一，三大刺客都以高能粒子為武器轟擊硅晶元或者器件，在晶元內部敏感區域激發出大量的空穴— 電子對，它們構成了一個瞬時的電路通道,，產生瞬時電流脈衝。但是，三大刺客功夫各有不同。

刺客SEU，以高能粒子轟擊晶元中的邏輯電路，使其邏輯值發生了翻轉，即本來被轟擊處原值為0，被轟擊後，值翻轉為1；同樣的，值也可由1翻轉為0。乾的就是擾亂心智的活！讓你體魄無憂，但是精神錯亂！
刺客 SEL，主要任務攻擊CMOS 器件。CMOS器件的PN-PN四層結構形成了寄生可控硅結構，正常情況下，寄生的可控硅處於高阻關閉狀態。單個帶電粒子入射產生的瞬態電流觸發可控硅結構使其導通，由於可控硅的正反饋特性使電流不斷增大，進入大電流再生狀態，即導致鎖定。SEL會對晶元造成不可修復的傷害，屬於硬錯誤，通常在器件級或者版圖級進行解決。屬於要你命三千的器件級精準打擊！
刺客SEB，是指單粒子引發局部大電流，造成器件失效，最終導致器件損毀的情況。SEB重點攻擊在功率器件中，其內部寄生雙極性晶體管在重離子電離作用下被打開，形成局部的雪崩擊穿效應，從而導致災難性失效。通常，功率器件主要出現在電源部分。SEB直接攻擊供電系統，讓系統徹底癱瘓。釜底抽薪，夠狠！

總結下：SEU，擾亂晶元心智；SEL，攻擊晶元關鍵器件；SEB，斷晶元的電力供應。

邪惡軍團戰鬥力分析：
據所有電子系統失效案例統計中，由輻射大魔王攻擊次數導致失效的佔71％。其中，而大魔王軍團中，55％的貢獻來自其麾下的「單粒子軍團」。
由此可見，輻照大魔王是造成航天器系統功能異常的主要原因，而其中單粒子效應的影響尤為明顯。因此，人類硅器設計師軍團將針對單粒子的抗輻照措施將具有十分重要的意義。

三、作戰方案討論
布置作戰方案，大的方向上有兩種方案，一會兒大家看選哪種。
方案1：最簡單粗暴，也是最有效的方案。直接從晶元製造的工藝線進行抗輻照加固。
方案2：採用商用的硅工藝線，即民品工藝線，進行流片。但是，和商用晶元不同的是，抗輻照晶元一般都採用了加固後的標準單元庫。

大家選哪種？第一種？不好意思，第一種造價太高了，燒錢啊，還要留錢買柴米油鹽吃飯。我們還是選第二種吧，少花錢，多辦事。其實，即使是第二種，費用也高於同工藝的商用晶元。

方案搞定，接下來選製造工藝（XXnm，第X代工藝線）。
通常情況下，工藝的線寬越寬，抗輻照的能力越強。這個可以簡單理解下，尺寸越小的工藝，越精細，越容易受到輻射的影響。所以，為了保證電子系統不會被輻照大魔王影響，一般都採用大線寬的工藝，比如最早的5um，0.35um，最近幾年陸續進入了0.18um ，0.13um，甚至90nm和65nm。線寬再低的話，基本上就很難實現抗輻照的作用了。

四、「數字晶元設計猿/媛」軍團登場

作為成員數最多的軍團，「數字晶元設計猿/媛」軍團主要負責解決刺客SEU，該軍團主要武器就是最強盾牌「三模冗餘（TMR）」和「糾錯碼」。

1、TMR

三模冗餘系統簡稱TMR(Triple Modular Redundancy)，是最常用的一種容錯設計技術和時序電路加固技術。其基本思想是：對於待加固的電路，複製兩個額外的、與原電路完全相同的電路，然後使用表決器voter對這三個電路的結果進行表決。這樣，即使有一個模塊發生故障電路依然可以正常工作。

TMR結構
簡單地說，就是精神錯亂不擔心，還有神一樣隊友可以依靠！
但是，讀到這裡，可能有人會問：那如果錯了兩個或者三個怎麼辦？事實上，SEU單次只能影響到一個寄存器，所以，TMR方法是萬無一失的。都說了是刺客，所以每次只擾亂一個，殺傷範圍很小噠。

「數字晶元設計猿/媛」可以在設計階段插入TMR，也可以在後端的時候插入TMR。也有的EDA 工具可以自動插入TMR。一般情況，0.18um 以上，默認單粒子翻轉只會影響到時序邏輯，所以，如果對加固的工藝庫有信心，可以在關鍵的寄存器上面插入TMR 就可以了。如果想更為穩妥，則在全部寄存器上面插TMR 。工藝進入深亞微米之後，組合邏輯也會受到影響，這個時候，做TMR的代價就會非常大。

2、糾錯碼
此處打出第二張牌，錯誤檢測與糾正方法（Error Detection And Correction，EDAC）。
它的原理就是：數據寫入的時候，生成一定長度的校驗碼。那麼，在數據讀取的時候，連同校驗碼一同讀出。如果數據被SEL修改，則效驗碼會進行自動糾正。而且呢，還會將糾正後的數據重新寫回，確保原始數據的正確性。以上動作，均為晶元內部電路自動完成，無需人工干預。
總之呢，EDAC可以除了消除SEL帶來的負面影響，還可以讓精神錯亂者恢復正常。贊！

五、戰鬥策略的最後一塊：做時序收斂

1、超高溫和超低溫的STA

先來看人類星球環境對晶元的溫度等級定義：

商業級晶元(0℃-70℃),
工業級晶元(-40℃-85℃),
汽車級晶元(-40℃-125℃)
軍工級晶元(-55℃-125℃).

而宇航空間中的溫度則遠超出了以上等級所限定的溫度範圍。以距離地球最近的月球為例，白晝溫度為 127℃，夜間為-183℃。其他星球晝夜溫差更大，高溫低溫也更為極端。
在嚴苛的空間環境中，溫度經常處於超高溫或者超低溫狀態，商用晶元的延遲模型分分鐘就會爆掉。那麼，採用何種措施才能保證，在跳出延遲模型之外，晶元的時序依然能夠正常呢？那就是在時序收斂的計算起點，採用高標準嚴要求的、及其苛刻的時序約束。什麼意思呢？研究晶元的延遲模型，對超過溫寬範圍的部分採用非線性差值方法進行模型外推，以得出溫寬範圍之外的晶元可能的延遲曲線。
打個簡單的比方，如果晶元的額定工作頻率是200MHz，那麼下時序約束的時候，就將時鐘翻倍約束，可以約束到400MHz，其他參數的設置可以類推。再儘可能的情況下，加緊約束，保證萬無一失。

六、付出的代價
說了這麼久加固標準單元庫和TMR、EDAC的優點，那麼它的缺點是什麼呢？
1、和商用工藝庫的標準單元相比，加固後標準單元多了保護電路，面積大，而且性能有所降低。
2、簡單地看，TMR 是將電路一模一樣地複製至3份，再加一個表決電路。所以，做了TMR後，晶元面積將會上升到原面積的3倍。
總之，降低了帶來了性能的降低，缺極大的增加了面積。硅資源不是免費的，面積攀升，意味著流片的錢嘩嘩地流走。。。。。
而且還不止這些：
1、晶元功耗將增大。
2、TMR和EDAC的插入，導致延長了時序路徑。令timing 更為緊張的是，後端還要做DFT，又會對timing 造成惡化。
回頭看一下，翻倍的時鐘約束，還要在此基礎之上繼續上浮一定的餘量，留給TMR 和後端。所以，做前端、綜合、STA 的人員都壓力山大。timing 修到後面，都是淚啊。

七、大結局

當然是人類戰勝了大魔王！繼續向星辰和大海前行！

------------------------------------------------------故事結束！----------------------------------------------------

--------------------------給自己live做個廣告---------------------------

---我們正在進行中的live

從零學習 TCL 腳本：https://www.zhihu.com/lives/802481845605400576

TCL 腳本：數字 IC 設計應用篇：https://www.zhihu.com/lives/802479838333128704

---我們的專欄

觀芯志：https://zhuanlan.zhihu.com/c_56408722

---往期live

半導體先進工藝的器件結構和挑戰： https://www.zhihu.com/lives/789127697296019456

你不了解的微電子行業： https://www.zhihu.com/lives/756215367029772288

初學者在數字 IC 設計學習中易進入的誤區： https://www.zhihu.com/lives/748851153051066368

備註：本文中所有圖片都源自「百度圖片搜索」、「搜狗圖片搜索」和「bing圖片搜索」，如有侵權，立即刪除。

只知道我們用的器件貴的原因就是防輻射……

其實，把飛船壁做厚一點，基本就不怕輻射了。